

CORE 実用インターフェース設計法


マイコン活用のためのハードウェア技術入門

畔津明仁著



- 良い製品には良い設計思想が生かされており、良い設計思想には、必ずしつかりとしたバックグラウンドがあります。
- ますます IC/LSI 化が進み高度化するエレクトロニクス技術も、バックグラウンドとなる技術さえあれば怖くありません。
- CORE BOOKSは、あなたのエレクトロニクス技術のバックグラウンドづくりを応援するCQ出版社の新しい書籍シリーズです。





実用インターフェース設計法

マイコン活用のためのハードウェア技術入門

畔津明仁 著

実用インターフェース設計法

マイコン活用のためのハードウェア技術入門

畔達明仁書

まえがき

わたしたちが少し複雑な機能を持つ装置を設計するとき、その中にマイクロプロセッサを組み入れることは現在では当り前になりました。マイクロプロセッサ(またはそれを含む "マイコン")とは、それほど便利で汎用性のある部品です。しかし、その便利さを発揮するためには、組み込まれる装置ごとにインターフェースを設計しなければなりません。

一方、市販のパーソナル・コンピュータの価格が下がり、マイコンは作る時代から買う時代に変わりました。このため、誰でも簡単にマイコンの恩恵にあずかれるようになりましたが、ちょっとしたインターフェース回路ですら自分では作れない人も増加しています。

とかく、マイコンを使いこなすこととはソフトウェアが作れることであると思われがちです.しかし、より広範囲の応用を考えるならば、ハードウェアの知識も必要です.

本書は、マイコンのソフトウェアには触れたことがあるがハードウェアには自信がない という初心者の方々に、設計のヒントとしていただこうと意図したものです。また、より 上級の方々にも基礎知識の復習となれば、幸いです。

なお、マイコンを使って何かを作り上げることは、きわめて総合的かつ創造的な仕事であり、本書一冊ではとうてい全部をカバーすることはできません。このため、ソフトウェアをはじめとして本書に書かれていない部分は他の書籍等を参考にしていただくとともに、お気付きの点は遠慮なくご指摘下さい。

1985年 春 著者

目 次

界 I 早 Y	イコン・システムの構成伝9
1.1 マイ	コンを使ったシステムの形態 10
1.2 マイ	コンを使ったシステムの設計手順 13
	必要とされる入出力を見極める(13)/入出力の仕様を定める(14)/
	ソフトウェア/ハードウェアの分担を決める(16)/ソフトウェア/
	ハードウェアの設計(18)/ソフトウェア/ハードウェアのデバッグ
	(19)
コラムA	マイコンとは 19
第2章 、	マイコンの構造と動作 21
2.1 マイ	コンの動作 21
	命令読出し/命令実行(22)/バス構成(23)/バスの動作(23)
2.2 マイ	コン・システムにおけるバス 25
	バス負荷の考え方(25)/バス・バッファ(26)
2.3 Z80	CPUパス・・・・・・・27
	Z80 のバス構成(28) / バス・サイクルの種類(29)
2.4 各種	18ビットCPUのバス・タイミング
	68系 (6809/6802/6800) のバス(33)/8048系 (8048~8051/8031/35/39など)
	のバス (35) / Z80系(86××)のバス (37) / 8088(ミニマム・モード), 8085,
	NSC800 のバス (39)
	バスの種類41
	バス・マスタとバス・スレーブ42
	スリーステート43
コラムE	バス・タイミングの記述方法 44
	マイコン入力インターフェースの実際 47
3.1 入力	信号の種類と処理法 47
	入力信号の形態とレベル(47)/入力信号の速度(48)/入力信号の数と処
	理方法(50)
3.2 入力]インターフェースのマイコン側の設計 ······ 51
	マイコンのデータ・バスを駆動するスリーステート(3ステート)・バッ
	ファ(52)/アドレスや制御信号が所定の組合せとなったことを検出する

	デコーダ(52) 情張の脚器装飾のスーェマーをく上代出 8.4
例3-1	基本的な入力インターフェース
例3-2	ビット単位の入力方法 56
例3-3	多数の信号を入力するインターフェース
3.3 入力]インターフェースの外部機器側の設計 ······ 60
例3-4	基本的なスイッチの入力方法――チャタリング対策① 61
例3-5	スイッチのチャタリング対策② 65
例3-6	多数のスイッチの入力①――エンコード
例3-7	多数のスイッチの入力②――ダイナミック・スキャン 68
	オープン・コレクタ信号の入力 71
例3-9	他のロジック・レベルの入力 74
例3-10	状態を記憶する 76
例3-11	ストローブ付きの入力 76
例3-12	ハンドシェイク入力79
例3-13	基本的なアナログ入力①――レベル検出
例3-14	基本的なアナログ入力②8ビット中速 A-D変換器
	高速のアナログ入力――高速 A-D 変換上の問題点 85
例3-16	高分解能アナログ入力――必要な精度と分解能を得る方法 87
	デコーダのいろいろ91
コラムG	フル・デコードとリニア・デコード 97
コラムH	スイッチの種類について93
第4章 、	マイコン出力インターフェースの設計 97
4.1 出力	信号の種類と処理方法 98
	出力信号の形態とレベル(98)/出力信号の速度(99)/出力信号の同時性
	(99)/出力信号の数(100)
4.2 出力	インターフェースのマイコン側の設計101
例4-1	基本的な出力インターフェース 102
例4-2	ビット単位でオン/オフできる出力インターフェース 105
例4-3	多数の信号を出力するインターフェース <i>106</i>
例4-4	多数の信号の同時出力
例4-5	CMOS 出力インターフェース···································
例4-6	パルス信号の出力
例4-7	ストローブ付き出力とセントロニクス型ハンドシェイク出力 115

4.3 出力インターフェースの外部機器側の設計
例4-8 ランプ(白熱電球)の点灯
例4-9 LEDの駆動·······120
例4-10 液晶表示器の駆動・・・・・・ 124
例4-11 リレーの駆動・・・・・・ 127
例4-12 アナログ信号の出力①――アナログ・スイッチによる方法 131
例4-13 アナログ信号の出力②——D-A 変換器による方法······ 134
コラム I Dフリップフロップとトランスパレント・ラッチ 138
コラム J セントロニクス型インターフェース
コラムK CPUを選ばない万能 I/F は可能か① 8 ビット汎用 CPU ····· 142
コラムL CPUを選ばない万能 I/F は可能か②——MOTEL 144
コラムM R-2Rラダーと D-A 変換器······146
例3-11 ストローブ付きの入力 76
第5章 高度な入出力インターフェースの設計
5.1 直列通信回線のインターフェース
例5-1 直列通信回線······· 151
5.2 映像信号のインターフェース
例5-2 映像信号の出力
例5-3 映像信号の入力
5.3 分散処理のインターフェース
例5-4 分散処理(複数 CPU システム)····································
第6章 入出力インターフェース・ユニットの実際····································
全体の構成(166) 本は要要は影響の登割は出 1.4
6.1 CPU 基板
CPU 基板の特徴(167)/CPU の選定(167)/メモリ(167)/直列通信回線
(RS-232C インターフェース) (168) /並列インターフェース (170) / その
201 他(170)
6.2 多数のスイッチの入力インターフェース
ダイナミック・スキャン(174)/動作の詳細(176)
6.3 フォト・カプラで絶縁された汎用入出力インターフェース
アドレス・デコーダ(179)/入出力の極性の変更など(179)/入出力の本
数と汎用性(180)
6.4 ケーブルの延長を考慮した入出力インターフェース

6.5 分散処理のための直流モータ制御用基板 ····································	83
Appendix マイコン・システムのデバッグの例(Z80用モニタ・プログラム) 1	91
I. バグをなくすために	
設計の注意点(191)/製作上の注意点(191)	
II. Z80 用モニタ・プログラム	92
Ⅲ. デバッグの実際····································	94
ハードウェアのデバッグ(194)/モニタ・プログラムによる各部の検査	
(197)	
(リスト> Z80用モニタ・プログラム	98
参考文献	
索 引	08
参末綴込付録	
付図 1 CPU ボード	
付図 2 フォト・カプラで絶縁された入出力インターフェース・ボード	
付図3 操作箱用インターフェース・ボード	

付図4 モータ制御用ボード

編集担当/山本 潔 〈カバー〉 デザイン/宰 良二 フォト/佐瀬 真

憲 本山/作用業職

· 对 多 / / 产 和 4

自 跳出 1 + 5

第1章

マイコン・システムの構成法

マイコンといっても、1 機の L (シングルテッフ・コンヒュータ) に追認と検索したに けのものもあれば、CRT (ブラウン語) やキーボードのついたパーソナル・コンピュータ もあります また、その用添もいろいろです。

園1.1 に示すのは、マイコンを使った様々のシステム例です。同図(3)は 1 双の参阪上に

マイコンの応用範囲はますます広がりつつあります。以前はマイコンそれ自体が完結したシステムと考えられていたのに対して、最近の使われ方を見ると、マイコンは汎用コントローラとして大きなシステムの一部に組み入れられることが多くなりました。

しかも、マイコンの守備範囲はきわめて広く、システムの分散処理指向とあいまって、 多品種少量生産品のコントローラとしては欠かせないものとなっています。

もちろん、これはマイコンの汎用性――ソフトウェアと一部分のハードウェアとを取り換えれば"何でも"できる点――を買われてのことです。しかし、その利点を活かすためには、似てはいても少しずつ異なるソフトウェアとハードウェアとを、そのシステムごとに設計しなければなりません。

このわずらわしさは、とくにソフトウェアについて、最近やかましくいわれるようになってきました。ハードウェアに関しては従来はさほど問題とされていませんでしたが、メーカ製のマイコンの価格が量産効果によって驚くほど下がり、その中身の詳細を知らずに使う時代となってきた結果、逆に新たな問題となっているようです。つまり、ごく簡単なインターフェースを製作するにも、必要な情報が公開されていなかったり、担当者が細部にわたる知識をもっていなかったりするという理由で最適な設計が行えない事態が少なからず存在するのです。

最適でなくとも確実に動作すれば良いのですが、しばしば頭を痛めるのは、既製のマイコンと外部との間で簡単なやりとり(たとえばスイッチを接続したり、ランプを点灯したりという程度の)を行うためのインターフェースを追加したところ、"ときどき"マイコンがエラーを起こす、という症状がでることです。

もちろん、追加したインターフェース回路はちゃんとした書籍や雑誌に発表されたもの

であり、単体で機能チェックを行うと、完全に動作しています。マイコンのほうも単体ではエラーなど生じません。では、このような事態がなぜ生じるのか、また正しく設計するにはどうすればよいのか、それらの点を説明することを本書の目的とします。

1.1 マイコンを使ったシステムの形態

マイコンといっても、1個のIC (シングルチップ・コンピュータ) に電源を接続しただけのものもあれば、CRT (ブラウン管) やキーボードのついたパーソナル・コンピュータもあります。また、その用途もいろいろです。

図1.1に示すのは、マイコンを使った種々のシステム例です。同図(a)は1枚の基板上にCPU やインターフェース回路を作り、組込み型のコントローラとしたものです。以前なら




図 1.1 (b) マイコン・システムの形態例(専用システム)


外部
横器

(b) 専用システム


ばハードウェアで組んでいた制御回路も、最近はこのようにマイコンを使ったものが増えてきました。このようなシステムでは、仕様の範囲を正確に見定めて、必要な機能をコンパクトにまとめることが重要です。

図1.1(b)に示すのはやや規模が大きい場合で、マイコンを使ったコントローラを別の箱に入れて各種の制御を行わせようとするものです。このような構成では、回路規模を小さ

図1.1 (c) マイコン・システムの形態例(パーソナル・コンピュータを用いた構成)




□ □ □ 1.1 (d) マイコン・システムの形態例(複数 CPU システム)



くすることよりも、専用コントローラとしての機能を充実させることが重要です。

図1.1 (c)は市販のパーソナル・コンピュータにインターフェース部分を増設したものです。パーソナル・コンピュータには CPU などマイコンとしての中核部分のほか,CRT 表示器やキーボードなどの入出力装置,直列通信回線(RS-232 C など)やプリンタ・インターフェースなど,汎用的な入出力インターフェースがすでに付属しています。したがって、これらの機能の一部を使うつもりならば、安価で便利なシステムとなります。ただし、ごくかぎられた用途を除いて,入出力インターフェース回路を追加する必要があります。その場合、アドレスの割当てやバス駆動能力などの点で、パーソナル・コンピュータから制約を受けることになります。このためインターフェース回路を自作するにしろ、市販の基板を使うにしろ、パーソナル・コンピュータ本体についてハードウェア/ソフトウェア両面の充分な資料を入手してから、利用が可能か否かを検討しなければなりません。

図1.1(d)は複数のCPUを使ったシステムです。これは一種の分散処理であり、ホストCPU(CPU 1)は全体に関係するデータ処理や制御を行い、スレープCPU(CPU 2~6)は個々に接続された機器とのインターフェースや、個々の機器に限定されたデータ処理を行います。今日、CPUの価格は非常に安くなっており、このようにインターフェース自体



をマイコンで作ることも増えてきました。このような構成では処理速度も上がり、ソフトウェアも別々に作れば良いので、むしろ簡単になるでしょう。また、同図(e)のように中心にホスト・コンピュータ(パーソナル・コンピュータ)を置けば、パーソナル・コンピュータと専用機との長所を補い合ったシステムが作れます。このようなシステムでは、各CPU 間の仕事の分担のしかたと、CPU 間の連絡方法(やはりインターフェース)とが設計のポイントとなります。

1.2 マイコンを使ったシステムの設計手順

以上のように、マイコンを使ったシステムには様々な形態があります。また、接続したい対象も非常に多く、いざ設計しようとしても何から手を付けたら良いかわからないこともあると思います。

そこで、設計の際に最小限必要なステップとして表 1.1 のような順序を考えてみます. もちろん、設計はこの順序で行わなければならないものではありませんが、このようなシーケンスが頭に入っていれば設計に必ず役立ちます.

●必要とされる入出力を見極める

まず、システム全体を頭に入れて、どのような入出力が必要かを考えます。入力とは電気信号で外部から与えられるもののほか、各種のセンサやトランスジューサのこともあります。また、人間が操作するものとそうでないものとがあります。

一方、出力も電気的なものだけではなく、音や光による合図、プリンタや CRT への表示なども忘れないように拾い上げていきます

一般に、マイコンに接続されるものの1例を図1.2に示します。結論からいえば、マイ

表 1.1 入出力インターフェース設計の手順の例

- (1) どのような入出力が必要か.
- (2) 各入出力について、どのような機能(仕様)が必要か
 - (●使用目的と使用方法.
 - ●形態やレベル
 - ●雑音対策, 伝達距離, インピーダンス
 - ●マイコン側から見た速度
- (3) ソフトウェア/ハードウェアの分担を決める。
- (4) ソフトウェア/ハードウェアの設計
- (5) デバッグ

コンには"何でも接続したい"という要求があり、この図に示したものも1例に過ぎません。むしろ、この図に出ていないものを発見し、独創的なインターフェースを設計してマイコンに接続することこそ、本当にマイコンを活用することにつながります。

●入出力の仕様を定める。)((全)学)実行 結集の間(USD)、3 さなしの財金の事計の間(USD)

つぎに、それぞれの入出力について具体的な内容を決めます。この作業はきわめて重要で、インターフェース回路の設計の可否はこの段階で左右されます。

では、入出力の仕様として何に着目すれば良いのでしょうか。

(1) 信号の使用目的と使用方法 まず何のために必要な信号かを良く考えて下さい。後で良く考えたら必要な信号ではなかったとか、逆に信号が不足したというのは、この段階での失敗です。

次に重要なのは信号の使用方法です。たとえば、人間(操作者)が操作するスタート・スイッチにしても、




図 1.2 マイコンに何をつなぐか

- (i) 押しボタン・スイッチ (モーメンタリ) にして1回押せばスタートする.
- (ii) 押しボタン・スイッチ (モーメンタリ) だが押している間だけ動く.
 - (ii) トグル・スイッチにしてパチンと切り換えてしまう。

など、いろいろな操作方法があります。もっとも操作しやすく、間違いが少ないものを選ぶのが重要で、このことがマン・マシン・インターフェースの第一歩につながります。

一方、機械と機械との信号のやりとりにも同じことがいえます。たとえば動作中か否かを別の機器に知らせる電気信号でも、動作中であることをレベルで示すのと、動作終了時にパルスを出すのとでは、それぞれ長所、短所があります(詳細は第3章を参照)。

- (2) 信号の形態やレベル つぎに可能なものについては電気的な仕様を決めていきます。 信号の形態やレベルとは、それがアナログかディジタルか、接点か電圧か、その電圧はど れくらいか、などを指します。
- (3) **雑音**, 信号の伝達距離, インピーダンス 外部機器側の信号として高電圧や大電流を扱う場合, これがマイコン本体や他のインターフェースに及ぼす影響を考慮します。また逆に, 微小信号を扱う場合は, ほかからの雑音混入に注意します。特に, マイコン自体は大きなディジタル回路であり, 周囲に少なからぬ雑音を与えることがあります。

一方,長い信号線を必要とする場合や,信号源インピーダンスが高い場合,信号伝達に 注意が必要となります。

(4) 必要とされる速度 これは、ハードウェアとソフトウェアとの分担を決める上で非常に重要ですから、慎重に検討します.

速度には、つぎの2種類があります。 カフェウィス フリータス 東京 マドコルラ

- (i) 変化の周期
- (ii) 必要とされるタイミングとのズレ

変化の周期は入出力のサンプリング間隔を選ぶのに重要です。ソフトウェアでループを作った場合、それを1回まわるには簡単なものでも数10~100 μs が必要です。したがって、入力であっても出力であっても、ソフトウェアを用いて100 μs 以下の信号変化周期を扱うのは困難です。

つぎに、必要とされるタイミングとのズレについて考えます。たとえば、変化周期は遅いものの、ストローブ信号が印加されてから一定時間以内にデータを入力、あるいは出力しなければならないことがあります。また、複数の入力信号が同時に変化したか否かを調べたり、複数の出力信号を同時に変化させたい場合もあります。

ソフトウェアは必ずしも"柔軟"ではありません。たとえば別々のアドレスに割り当て

られた信号を同時に変化させることは、ハードウェアで手段を設けていないかぎり不可能です。したがって、この問題はハード/ソフトのトレード・オフとも関連して検討しておかなければなりません。

●ソフトウェア/ハードウェアの分担を決める

すでにおわかりのように、マイコンはソフトウェアとハードウェアとの適切な組合せが あって初めて所定の動作が可能となります。


しかし、その場合、ソフトとハードとの分担を決めることが必要となります。これは仕事の種類によってつぎの3種類に分けられます(図1.3)。

- (1) ハードウェアでは可能だが、ソフトウェアでは不可能またはきわめて困難なもの。
- (3) ソフトウェアでは可能だが、ハードウェアではきわめて困難なもの。

まず(1)に属する仕事に対しては必ずハードウェアを設けなければなりませんので、この範囲を定めることはきわめて重要です。

(1) ハードウェアでは可能だが、ソフトウェアでは困難なもの まず、仕事の内容を 2 つに分けて考えてみます。その第1は信号の形態や、他の電気的仕様の変換です。これは、ほとんどの場合にハードウェアの仕事になるでしょう。たとえば、CPU に直接アナログ信号を接続しても、ソフトウェアではどうしようもありません(図 1.4)

第2の仕事は、データの転送や変換などの処理です。これについては現在のマイコンと、 それに対する要求とから見て、ソフトウェアでもっとも苦手なのは第1に高速性を要求さ



れるもの、第2に多数の事象の並列処理であるといえます。

まず、前に述べたように、一定以上の速度が必要とされる場合はソフトウェアでは対応 できません。

また、複数の事象の並列処理もソフトウェアでは困難です。簡単なものでは多数の入力 信号が"同時"に変化したか否かを調べたり、多数の出力信号を"同時"に変化させるこ とは、ソフトウェアだけでは困難です。これは、現在のマイコンが一連の命令列を順に実 行する(いわゆるノイマン型)かぎり、別々のアドレスに割り当てられた信号を厳密に同 時に扱うことは不可能だからです。したがって、このような仕事もハードウェアのお世話 になります。


(2) ハードウェア/ソフトウェアのいずれでも可能なもの これは "簡単な内容であっ て速度も遅くてよいもの"になります。ただし、ハード、ソフトの両方で可能であっても、 それぞれに特徴があることを忘れてはなりません。 場の ラール 54 第二 きままき 4 の無 はて

たとえば、スイッチのチャタリング除去 (第3章参照) をハード、ソフトのそれぞれで 行った場合を考えてみます (図1.5参照). 一般にソフトの利点といわれているのは、

- (i) 部品数が減る
- (ii) 時定数を簡単に (ハンダなしに) 変更できる 中国制造 J T 全層質 全部 | 手人 (ii) という点です。このほかに、部品の経時変化の影響を受けにくい点も見逃せません。

しかしながら、図1.5(a)の回路は図1.6のようなパルス性雑音の除去もできますが、ソ フトウェアではできないことがあります (たとえば、マイコンの動作自体に同期した雑音 は除去できない)。また、実際に稼動し始めたあとのソフトウェアを変更するのは困難な場

図 1.5 チャタリング除去



(a) ハードウェアによる例

(b) ソフトウェアによる例

このように、ハード、ソフト両方で可能なものでも両者の特徴をよく整理して選択する 必要があります。

(3) ハードウェアでは困難なもの ハードウェアで困難な仕事とは、複雑な処理や演算を必要とするもののことです。普通はこのような仕事はソフトで行いますので、本書では触れません。ただし、経済性などを無視すればソフトで実現できるものは原則としてハードに置き換えることが可能(逆は正しくない)だという点は覚えておく必要があります。

●ソフトウェア/ハードウェアの設計

入出力やソフト/ハード分担の仕様が決まったら、いよいよ設計に入ります。このうち、 入出力インターフェースのハードウェアについては本書で詳しく説明します。ソフトウェ アは他の参考書等をご覧下さい。その場合に注意すべきなのは次のようなことです。

(i) 常にシステム全体への要求を頭に入れておくこと.

仕様の1つ1つを満足することをなおざりにしてはいけません。しかし、それにはシステム全体が働くことが大前提となります。

(ii) 入手可能な情報をフルに活用すること、事業 (ココカススペ) コル酸金数宝器 (ロ

たとえば市販のパーソナル・コンピュータにインターフェースを追加する場合、少なくともその中身について知っておく必要があります。ソフトウェアを設計するにも、使用する CPU の動作は知っておくべきです。





図1.6 ソフトウェアでは除去できない雑音



●ソフトウェア/ハードウェアのデバッグ

マイコンを使ったシステムでもっとも困るのがデバッグです。へたをすると、原因がハードかソフトかわからないまま、全く動かないシステムができてしまいます。

デバッグの方法そのものは本書の目的ではありませんが、デバッグを考慮したインターフェースを設計することは重要です。とくに、組込み型のコントローラでは、最初から実機デバッグを考慮しておかないかぎり、動かなかったりしたときに手のつけようがありません。これには表1.2に示すような方法があるので参考にして下さい。

コラムA マイコンとは

世の中にはマイコン、パソコン、マイクロプロセッサなど似たような名称が多く存在します。この種の単語は、定義など関係ないと無意識の選択によって使われることもあれば、意識的に異なった意味で区別して使われることもあり、事態をより複雑にしています。そこで、本書ではつぎのような意味で使うことを決めておきます。

(1) マイコン (マイクロコンピュータ)

単体で動作し、CPU(マイクロプロセッサ)、メモリ、入出力手段などの基本的な要素を含むもの。たとえば、市販のパーソナル・コンピュータも、組込み用の CPU 基板に電源を付けたものも、マイコンの1つである。本書では "マイコン" という語が数多く登場するが、このように広い意味で使用している点に留意してほしい。

(2) CPU, マイクロプロセッサ, MPU

CPU は計算機の中央処理装置 (Central Processing Unit) のことだが、それを LSI

化したものがマイクロプロセッサ.マイコンは通常、マイクロプロセッサを中心として構成される。MPU (Micro Processing Unit) は商標で、マイクロプロセッサと同じ意味である。

ただし、本書ではマイクロプロセッサやその機能を含んだ IC (たとえばシングルチップ・コンピュータ) を CPU と記すことがある.

(3) ワンチップ・マイコン, シングルチップ・コンピュータ

1個の IC に CPU のほかメモリや I/O 機能を含んだもの。電源や少数個の外付け部品を加えると、マイコンと呼べる能力をもつ。 典型的なものとしてインテル 8048 系やモステック 3870 系などがある。 家電用には各社各様のシングルチップ・コンピュータが多く使われている。

マイコンを使ったシステムでもっとも得るのがデバッグです。へたをすると、単因がC ・ドかソフトかわからないまま、全く動かないシステムができてしまいます。 マンニ・サポモポニのものは水果の日本ではネルキボした。マバニグミネニニ インター

一スを設計することは重要です。とくに、組込み型のコントローラでは、及初からま

使力・ランをう難しておかまり、 Mar なかつだりしたことに でん なん これには表1.2 に示すような方法があるので参考にして下さい。

SOUTH ALEE

扱の中にはマイコン、パソコン、マイクロプロセッサなど似たような名称が多く存在します。この種の単語は、定義など関係をいと態度態の選択によって使われることもあれば、高騰的に異なった意味で区別して使われることもあり、当該をより損禁にしています。そこで、本書ではつぎのような意味で使うことを決めておきます。

単体で動作し、CPE(マイクロブロセッサ)、メモリ、人民力手段などの基本的な要素を含むもの、たとえば、市販のパーソナル・コンピュータも、組込み時の CPE 基板に電影を付けたものも、マイコンの1つである。本書では"マイコン"という語が数多く登場するが、このように広い意味で使用している点に留意してほしい。

2) CPU. マイクロプロセッサ、MPU

CPU 佳計算機の中央処理装置 (Central Processing Unit) のことだが、それを LSI

コンの構造や動作を知っておく必要 があります.


マイコンの動作


そこで、簡単な例をあげて、実際のコンピュータの動作を調べてみましょう。

図 2.1(a)に示すのは、Z80 CPU を用いた簡単なプログラムです。 これは 8000(16)番地の内 容に 30(16)を加えて 8001(16)番地に格納するもので, 8000 番地を入力ポート, 8001 番地を出 カポートとすれば、概念的には図2.1(b)のようなハードウェアと同じ働きをします.

しかし、図2.1(a)と(b)との働きは良く似ていても、実際の動き方は全く異なります。図

図 2.1 簡単なプログラムと等価ハードウェア





	ニモニック	機械語		マシンサイクルごとのバスの動作
LD	A, (8000H)	3 A 0 0 8 0	M1 M2 M3 M4	0000番地からの読出し OPコードの解読 0001番地からの読出し アドレスの読出し 命令読出し 0002番地からの読出し アドレスの読出し 命令 8000番地からの読出し 命令実行
LD	В,30Н	0 6 3 0	M1 M2	0003番地からの読出し OPコードの解読 命令読出し 0004番地からの読出し パラメータの読出し 命令実行*
ADD	A,B	8 0	M1	0005番地からの読出し 0Pコードの解読→命令読出し→命令実行
LD	(8001H), A	3 2 0 1 8 0	M1 M2 M3 M4	0006番地からの読出し OPコードの解読 0007番地からの読出し アドレスの読出し 0008番地からの読出し アドレスの読出し 8001番地への書込み 命令実行
JP	0000Н	C 3 0 0 0 0	M1 M2 M3	0009番地からの読出し 000A番地からの読出し 000B番地からの読出し 000B番地からの読出し アドレスの読出し 命令実行*

図 2.2 マシン・サイクルごとの動作

2.2 に示すのは、Z80 CPU のマシン・サイクルを単位として、図 2.1 (a)のプログラムの実際の動きを示すものです。このように、CPU は命令読出しと命令実行とを交互に繰り返します。また、命令読出しの際には必ずメモリからの読出しを行い、命令実行の際には必要に応じて読出しまたは書込みを行います。

●命令読出し/命令実行

一般に、現在稼動している大半のコンピュータは、まずメモリ(プログラム・メモリ)から1つの命令を読み出して解読し、次にそれを実行します。前者を fetch cycle、後者を execute cycle と呼びます。これはマイコンから大型機に至るまで、どのような複雑なハードウェア、どのような大きなソフトウェアであっても原理的には同じです。*

^{*}の命令実行にはバス動作を行わない

^{*} ここでは、いわゆるノイマン型でストアード・プログラム (Stored Program) 方式のものを指す。

ただし、見掛け上の例外として、8086/88 のように命令キュー (Queue) を持っていて命令を先読み (Pre fetch) するものや、大型機に多く見られる多数のパイプ・ライン (Pipe-line) から成るものがある。これらはいずれも、命令読出しと命令実行とを順に繰り返しているようには見えない。しかし、前者の実行ユニット、後者の個々のパイプ・ラインを各々注目すれば、やはり命令読出しと命令実行とを順次繰り返しているに過ぎない。

図 2.3 コンピュータの構造を示す図 🔘 🖠





図 2.4 共通バス構造のコンピュータの構造概念図



●バス構成

以上のように、CPU は命令読出しや実行に際して外部のメモリ、入力ポート、出力ポー トとの間でデータのやりとりを行います。一般に、CPU が外部に対して行う仕事のほとん どすべてが、このデータのやりとりに関するものだといっても過言ではありません。*では、 データのやりとりは具体的にどのように行われるのでしょうか

図2.3は、コンピュータの構造を示すのに良く使われる図です。確かに、このように各 要素に専用のデータ線を持ったコンピュータもあります。しかし、とくにマイコンやミニ コンに類するものでは,共通バス(Common bus:共通母線)構成となっているのが普通 です

図2.4 は共通バス構成のコンピュータの構造概念図です。このように、どの要素もバス に並列に接続されています。また、アドレス・バスやコントロール・バスは信号の方向が 変化しない(常に、CPU から出力される)のに対して、データ・バスは読出し時と書込み 時とで信号の方向が異なる点に注目して下さい。

●バスの動作

では,これらのバスを使って,CPU がどのようにデータのやりとりを行うのでしょう

データのやりとり以外には、たとえば割込みに関するものがある。

か. 図 2.5 に示すのは、図 2.1、図 2.2 のプログラムのうち、LD (8001)、A に相当する 部分のバス各線の信号です。

まず、この1命令を完了するのに、CPU は4回のバス・サイクルを実行します。バス・サイクルとはデータの読出し、または書込みのことです。各バス・サイクルではアドレス信号を出力し、次に読出しか書込みかを示す信号を出力します。したがって、普通は別々のアドレスに割り当てられているメモリや入出力ポートに対して、同時に読出しや書込みを行うことはできません。

つぎに、パス・スレーブ側を見てみましょう。パス・スレーブには各々アドレスが割り当てられており、自分が指名されたときだけ作動するようになっています。たとえば、図中、 $M_1 \sim M_3$ で示す各バス・サイクルではすべてプログラム・メモリからの読出しを行います。アドレス・バス上の信号と、自分に割り当てられたアドレスの値とが一致し、しかも読出しを示す信号がアクティブとなった時にかぎり、プログラム・メモリはデータを




図 2.5 LD (8001), A に相当するバス各線の信号

データ・バスに出力します。これ以外の場合は、データ・バスの衝突の可能性があるので、 データ・バスにデータを出力してはなりません。

一方,バス・サイクル M4 では、CPU から出力ポートへの書込みを行います。書き込まれる側のバス・スレーブ (この場合は 8001H 番地の出力ポート) は、自分が指名されるとともに書込み信号が印加された場合にかぎり、データ・バス上の値を固定します。出力ポートは単なるレジスタで、最も簡単には Dフリップフロップを考えれば良いでしょう。

2.2 マイコン・システムにおけるバス リン カラム・スマック 中間 対土

以上でおわかりのように、CPU、メモリ、入出力ポートなど、マイコンの主要な要素は すべてバスに接続されます。マイコン・インターフェースの設計には、バスを正しく利用 することが重要です。では、バスを利用するのに必要な事項を検討してみます。

●バス負荷の考え方 [1-2.] まにいめぬかっまいで (の) の 20MV (1190 A882) ましみませき

バスにはマイコンのほとんどの要素がつながります。とくに、データ・バスには入力、 出力の両方の要素が接続されています。

しかし、バスに対して信号を出力できるのは、一度に1つの要素だけにかぎられます。 そしてこのとき、バスに出力した信号が、他の要素に正しく受け取られることが必要です。




図 2.6 動きそうで動かない例

そのためには、バスに信号を出力する要素が、バスにつながった他の要素を確実に駆動できなければなりません。

よくある設計ミスを図2.6に示します。追加したインターフェースと実際にデータをやりとりするのは CPU だけです。しかし、それ以外の要素にとっても追加インターフェースは負荷となることを忘れてはなりません。


●バス・バッファ

比較的小さなシステムでは、CPU やメモリは直接、バスに接続できます。しかし、バス 負荷が増加すると、それを直接には駆動できなくなるのでバッファが必要となります。

図2.7 に示すのはバッファの使い方の例です。この例では CPU やメモリのデータ・バス は双方向性なので、双方向バッファを使っています。一方、入力ポート、出力ポートは別々 に一方向のバッファとしています。このように、部分的に一方向のバスを使うほうが回路 が簡単になる場合があります。

ちなみに、Z80A CPU (NMOS のもの) では、直流的には LS-TTL (普通のもの) ならば 4 個まで駆動できます。一方、バス・タイミングは容量負荷 50pF で規定されていますので、MOS メモリのように直流負荷が事実上無視できるものであっても、5 個くらいまでにしたほうが良いでしょう。つまり、それ以上の要素を接続する場合はバッファを必要とします。


マイコンで何かをしようとしたとき、ソフトウェア、ハードウェアのいずれか一方だけ



では満足なシステムが作れないことがおわかりいただけたと思います。

ファード/ソフトの両面を考えたシステム設計を行ってこそ、マイコンのもつ長所が有効に活用できるのです。

世の中ははやくも32ビットの時代に突入しようとしているのですが、Z80は値段の安さとソフトウェア・ツールの豊富さから未だにコントローラ用として使う機会が少なくありません。



もちろん,性能上の批判が何かと多いことも、そのバス構成が決して一般的ではなく本項のような基礎的解説に向いていないことも承知のうえで、あえて現場的見地からここでは Z80 をモデルに話をすすめることにします。

なお、他の CPU については、次節でその特徴を要約してあります。もちろん、これ以外にも CPU の種類は数多く、筆者としては個人的には捨て難いものもあるのですが、今回は広く知られていないものは割愛させていただきました。

● Z80 のバス構成 かずりまれるーロイベロコロメルベルがかのホーマ・マェウイでいる

Z80 は 8 ビットのデータ・バスと 16 ビットのアドレス・バスをもつ CPU です (図 2.8). アドレス空間にはメモリ領域と I/O 領域とがあり、それぞれ 16 ビット (64K バイト)の大きさがありますから、合計 128K バイトが使用できます。

この "メモリ領域"とか "I/O 領域"というのは Z80 の前身 8080 から受け継いだソフト の名残りであり、使用する立場から見ればメモリ領域に I/O ポートを接続しようが I/O 領域にメモリを接続しようが自由です。名称にこだわることはありません。ただし、メモリ領域と I/O 領域とにはつぎのような違いがある点に注意してください。

- (1) プログラムはメモリ領域からしか読み出せない。
- (2) 使用できるアドレス指定方法が異なる.また,両者ともに使用できる BC レジスタ間接アドレスでも, I/O 領域に対しては B レジスタ (8 ビット) のインクリメント,メモリ領域に対しては BC レジスタ (16 ビット) のインクリメントを行うなどの違いがある.
- (3) 読み書きのタイミングやバス・サイクルの長さが異なる (I/O 領域のほうが遅い). 上記のうち(1)はやむを得ず、(2)はソフトウェア上の問題で、ハード設計上知っておかなければならないのはおもに(3)であるといえます。

さて、この I/O 領域とメモリ領域とをハードウェア的に区別するには、データ・ストローブ信号 (MREQ、 IORQ) を使うしかありません。これらの信号がアドレスからかなり遅れて出力される点が Z80 のハードウェアの1 つの欠点であることはよく知られているところです。

本書ではあまり詳しく触れませんが、Z80 には 2 本の割込み要求端子($\overline{\text{NMI}}$, $\overline{\text{INT}}$)と 1 本の DMA 要求端子($\overline{\text{BUSRQ}}$)とがあります。 割込みに関しては割込みアクノリッジ信号が端子として出ていない点に注意が必要です。 一方,DMA はデータ・バス,Pドレス・バスのほか,データ・ストローブ信号($\overline{\text{MREQ}}$, $\overline{\text{IORQ}}$, $\overline{\text{RD}}$, $\overline{\text{WR}}$)がすべて高インピー

ダンスとなります。100 UPT ABBS 01.5 28

●バス・サイクルの種類

Z80 は実行する命令により、必要とするマシン・サイクルの数が $1 \sim 5$ に変化し、またバス・サイクルも 5 種類あります。

Z80 の命令実行の例を表 2.1 に示します.


まず、どのような命令であっても、その第1バイト目 (OP コード) を読み出すには専用のバス・サイクル (M1サイクルと呼ぶ) を用います。これは、命令の種類を少しでも早くデコードして実行に移すためと、ダイナミック RAM のリフレッシュをこのサイクルで行うためのものです。

命令の第2バイト目以降の読出しとメモリ領域からのデータ読出しとには、メモリ読出しサイクルを用います。一方、I/O 領域からのデータ読出しには I/O 読出しサイクルを用います。I/O 領域のバス・サイクルの長さをわざわざ変えてあるのは、8080A 時代の遅い周辺 IC の使用を考えたためです。同様に書込みの際にも、メモリ書込みサイクルと I/O 書込みサイクルとの区別があります。

命令の例	LD A, B	LD A, n	LD (nn), BC	IN A, (BC)
クロック数とマ 2 シン・サイクル 3 4	M 1 OP コードの 読出し	M 1 OP コードの 読出し	M 1 OP コードの 読出し	M 1 OP コードの 読出し
5 6 7	が正してもこれが、	MR n の 読出し	MR 命令2バイト 目の読出し	M R 命令 2 バイト 目の読出し
8 9 10	nまります。これに 近れて確定する)。	12日間長月間の連り	MR nn Ø	IOR 読出し
11 12 13	まますべての指導	*L** になります。 まこの時点で必要	MR 読出し	7の季選期接 に記 一般に、入力用
14 15 16	- 仏書位 J 散製 。	Bases CO Relates	MW	主選(ではかつ)
17 18 19 20	ク (T ₂) のまドリ	は3個目のクロッ		CPU が内部に対



図 2.10 Z80A CPU の I/O 読出しサイクル



では、つぎにこの5種類のバス・サイクルのタイミングを以下に説明します。

(1) メモリ読出しサイクル, I/O 読出しサイクル 図 2.9 にメモリ読出しサイクルのタイミングを示します。なお、ここで説明するのは Z80A をクロック周波数 4 MHz で使用した場合の数値です。

図のいちばん上に書いてあるのは CPU に印加するクロック信号です。普通,入出力インターフェースの設計にはクロック信号を直接使用することはない*でしょうが, CPU の内部はこのクロックに同期して動いており,タイミング計算上もクロックが基準になります。メモリ読出しサイクルはクロック信号の立上りから始まります。これに同期して,アドレスも出力されます(ただし, CPU 内部の遅れ時間だけ遅れて確定する)。つぎに,クロッ

一般に、入力用インターフェースはこの時点で必要とするすべての情報 (アドレスが所定の値か? 指定されたのはメモリ領域か I/O 領域か? 読出しか書込みか?) がそろうことになり、必要とあらばデータの出力を開始します。

CPU が内部にデータを取り込むのは3個目のクロック (T_3) の立下りです。したがっ

クの半周期後に MERQ と RD とが "L" になります.

^{*} Z80 ファミリの周辺 IC は CPU と同じクロック信号を必要とする。

て、すべての情報がそろってからデータを確立させるまでに2クロック分の時間的余裕があることになります。ただし、 $\overline{\text{MERQ}}$ や $\overline{\text{IORQ}}$ が出力されるのに要する $\overline{\text{CPU}}$ 内部の遅れ時間や、 $\overline{\text{CPU}}$ のデータ取込みに必要なデータ・セットアップ時間を差し引く必要があります。

本書ではこの時間(データ・ストローブ・アクセス時間)をたんにアクセス時間と呼ぶことにします。* 図 2.9 の場合,入力インターフェースに許されるアクセス時間の最大値は、クロックの立上り・立下り時間を各 30ns と仮定すれば 325ns となります。入力インターフェース回路はこの時間内にアドレスおよびデータ・ストローブ信号をデコードし、スリーステート(3 ステート)・バッファの出力をアクティブにしなければなりません。

一方、図 2.10 に示すのは I/O 読出しサイクルです。メモリ読出しサイクルと異なるのは、バス・サイクル自体が 1 クロック分だけ長いこと、 \overline{IORQ} および \overline{RD} が 2 個目のクロック (T_2) の立上りで変化することです。この結果、アクセス時間の許容値は約半クロック分だけ延びて 460ns となります。

なお、Z80 CPU はデータの読み書きが間に合わない場合、WAIT 端子を用いてバス・サイクルを延長することができます。しかし TTL を組み合わせてつくった入出力インターフェースで CPU を待たせなければならないことはまれです。むしろ、CPU を待たせないように設計することに留意すべきだと思われます。

(2) メモリ書込みサイクルと I/O 書込みサイクル 図 2.11 に示すのがメモリ書込みサイクルのタイム・チャートです。 ○ 3 間 ○ 3 間 ○ 4 日 ○

読出しの場合と同様に、アドレスはバス・サイクルの最初から出力されます。最初のクロック (T_1) の立下りから、CPU がデータ・バスにデータを出力し始めるとともに、 \overline{MREQ} 信号が "L" になります。 \overline{WR} はデータよりも1クロック遅れて "L" になり、さらにその1クロック後に "H" に戻ります。データは \overline{WR} が "H" に戻ってから半クロックの間、保持されています。


このように、Z80のメモリ書込みサイクルではWRの前縁に対してもデータ・セットアップ時間が確定されており、出力データ・ラッチとしてDフリップフロップを用いた場合は立上り・立下りのいずれでトリガしてもよいことになります。また、トランスパレント・ラッチを用いることができます。

つぎに I/O 書込みサイクルを調べます(図 2.12). メモリ書込みサイクルに比べてバス・

^{*} メモリなどでは、このほかにアドレス・アクセス時間が重要となる。







サイクル全体の長さが1クロック分だけ長くなっていることのほか、データが出力されてから $\overline{\mathrm{WR}}$ が"L"になるまでの時間が短くなっている点に注意を要します。

このため、 \overline{WR} の前縁に対するデータ・セットアップ時間が最悪値で-10ns、すなわち データが確定するのが \overline{WR} の前縁より遅くなることがあり得るのです。* したがって、Z80の I/O 領域に出力ポートを設ける場合、原則として \overline{WR} の後縁で D フリップフロップを トリガすることになります。

(3) M1サイクル 各命令の OP コード読出しの際にのみ使われるのがこのバス・サイクルです。

図 2.13 に示すように、MREQ および RD が通常の読出しサイクルよりも早く "L" になります。 CPU がデータを取り込むのは第 3 クロック目の立上りであり、データ・ストローブ・アクセス時間は 215 ns ときびしいものになります。

ただし、通常は入出力インターフェースでこのサイクルを使用することはありません。 また、割込み処理の際に最初に M 1 サイクルに入りますが、このときは CPU が自動的に 2 クロックの延長を行うので、アクセス時間の問題は少なくなります。

ハードウェアの設計には以上のような内容を必ず知っておかなければなりません。計算

^{*} Z80Aでもクロック周波数を低くするか、クロックのデューティ比を変えることにより、セットアップ時間を確保する方法はある。




図 2.13 Z80A の M 1 サイクル(M 1 および RFSH は省略する)

自体はきわめて簡単 (タイミング計算には足し算と引き算としか使わない) ですが、これを何回も行うのは面倒です。そこで、よく使う CPU について何通りかの条件を設定し、重要な数値をあらかじめ計算して表にしておくことをおすすめします。

なお、図 2.9~図 2.13 に示した数値は Z80A CPU をデューティ比 50 %、4 MHz のクロックで用い、クロックの立上りおよび立下り時間を 30ns と仮定した場合のものです。バス負荷条件は Io_L =1.8mA (Vo_L =0.4V) および 50pF です。バスの容量性負荷がこれより大きくなると、各信号の遅れ時間も増します。このあたりは使用する CPU のデータ・シートをよく読んでかかることです。

2.4 各種 8 ビット CPU のバス・タイミング

● 68 系 (6809/6802/6800) のバス

6809, 6802, 6800 などのバスはシステム・クロックである E 信号*に同期して動作します。この信号の 1 周期がそのまま 1 マシン・サイクルであり、バス・サイクルでもありま

^{* 6800} では ϕ 2 に対応する. ただし、6800 のバスのタイミングは ϕ 1 を基準として定められている。また、この E(または ϕ 2) は一般にはデータ・ストローブ (DS) 信号に相当する。

す。この点、1マシン・サイクルの長さが変化する Z80 としばしば対比されます。

また、アドレス空間は 16 ビット (64K バイトのみ)で、Z80 などと異なりメモリ領域と I/O 領域との区別がありません。

▶ 68 系バスのタイミング

つぎに、バスのタイミングについて説明します。

まず、E 信号の立下りに同期して 16 ビットのアドレスが出力されるとともに、同じタイミングで R/\overline{W} (読出し/書込み) 信号も出力されます。6802 や 6800 では、アドレス・バス上のアドレスが有効か否か(つまり、そのマシン・サイクルがバスの読み書きを必要とするか否か)を示す VMA (バリッド・メモリ・アドレス)信号が出力されますが、6809 ではこの信号はありません。

一方,6809ではE信号よりも位相の進んだQ信号が設けられており、QとEとのORを とった信号をアドレス・ストローブ信号として使用できます。

書込み (CPU \rightarrow 外部機器,R/W = "L") 時には CPU からデータが出力されます.一般には E 信号と R/W 信号とにより書込みストローブ信号をつくります.ただし,E 信号の立下りから出力データが保持されている時間は 30ns (min) と短いので,周辺回路の設計のいかんではデータ・ホールド時間が不足します.6809 では Q 信号を用いればなんとかなりますが,6800 や 6802 では設計時に慎重な計算を必要とします.

また、読出し (外部機器 \rightarrow CPU, R/W = "H") 時には、CPU は E 信号の立下りでデータを取り込みます。このタイミングの前後にはデータ・セットアップ時間とデータ・ホー




図 2.14 68B09 のバス・タイミング(5 V±5%, 0~70℃)

ルド時間の両方が必要です。実用上、デコーダやバッファの遅延時間によってデータ・ホールド時間が確保されますが、最悪値設計をすると CPU に対するデータ・ホールド時間が不足することがあるので注意します。

図 2.14 に 68B09 をクロック 2 MHz で動作させたときのタイミング (最悪値) を,図 2.15 (次ページ参照) に基本的な入出力インターフェースの接続方法をそれぞれ示します

なお、バス負荷条件は $I_{OL}=2$ mA ($V_{OL}=0.5$ V) および $C_L=130$ pF (ただしアドレス A_0 ~ A_{16} は 90pF) です。

● 8048 系 (8048~8051/8031/35/39 など) のバス(4)

8048 >リーズ(RAM および ROM 内蔵の $8048 \sim 8051$, その EPROM 版の $87 \times \times$, ROM 外付けの $803 \times$) はインテル社の代表的なシングルチップ・コンピュータで、CMOS タイプも含めて多くのセカンド・ソースがあり、モステック 3870 系と並んで非常に広く使用されています。

この CPU は、外部メモリや周辺装置が不要の場合は 24 本の端子を入出力ポートとして 使えますが、外部メモリなどを接続する場合はその一部 (たとえば 12 本)をバスとして使 用します。その場合、8 本はデータとアドレスとの時分割バスとなっており、結局データ 8 ビット、アドレス 12 ビットとして使用することになります。また、プログラム・メモリ 領域とデータ・メモリ (および I/O) 領域とが分かれているので注意が必要です。

▶ 8048 系バスのタイミング

まず、命令読出し時(図 2.16 (a)) には、バスにアドレスが出力されますので、ALE の立下りでこのアドレスをラッチして使用します。ラッチはトランスパレント・ラッチでも Dフリップフロップでもかまいませんが、トランスパレント・ラッチのほうが t_{AL} (11MHz 発振時に 50ns) だけアクセス時間を長くとれます。つぎに、命令読出しストローブ信号として $\overline{\text{PSEN}}$ が "L" になりますから、プログラム・メモリからデータ(プログラム)を出力します。CPU は $\overline{\text{PSEN}}$ の立上りでこれを取り込みます。

一方、データ・メモリや外部 I/O ポートの読出し時を図 2.16 (b)に示します。この場合は、読出しストローブ信号として $\overline{\text{RD}}$ が "L" になります。先程の $\overline{\text{PSEN}}$ とこの $\overline{\text{RD}}$ とは出力されるタイミングが少し異なっており、 $\overline{\text{RD}}$ に対するアクセス時間のほうが余裕があります。

最後にデータ・メモリや外部 I/O ポートに対する書込み時を図 2.16 (c)に示します。書込みストローブ信号 \overline{WR} は、 \overline{RD} と同じタイミングで出力されます。 \overline{WR} の立下り時には

CPU からのデータはまだ出力されていませんので、WR の立上りを用いて書込みを行わな ければなりません。一年本書は五月月)日本本本作な語彙は、地下生月多新館は開業する。

なお、図 2.16 に示したのはインテル社 (オリジナル・メーカ) の HMOS 版の 8048 (8048 HL-1) を 11MHz で使用したときのタイミングです。相当品種もクロック発振周波数が同 じならば大体似たようなタイミングですが、NMOS か CMOS かにより、あるいはメーカ により、細かい数値は相当異なりますので、実際に使用するときは注意が必要です。

バスの負荷は $\overline{\text{PSEN}}$, $\overline{\text{RD}}$, $\overline{\text{WR}}$, ALE $M_{OL}=1.8$ mA ($V_{OL}=0.45$ V) および $C_L=80$ pF、その他のバスは $I_{OL}=2$ mA($V_{OL}=0.45$ V)および $C_L=150$ pF です。基本的な入出力 方法の例(普通.このテのシングルチップ・コンピュータでこのような回路を外付けする

図 2.15 68B09 と入出力ポートとの接続






図 2.16 8048 のバス・タイミング (5 V±10%, 0~70°C)






(b) データ·メモリ.I/Oポートの読出し

● Z8 系 (86××) のバス(3)

ザイログ社のシングルチップ・コンピュータ Z 8 シリーズは、Z80 などの汎用 8 ビット CPU に比べて機能的に一段上であり、8 ビット系のコントローラとして今後が期待されています。

命令は 16 ピットの Z8000 のそれに似ており、バス構成も Z8000 とともに "Z-BUS" と呼ばれています。ただし、Z8 はもともとシングルチップ・コンピュータですので I/O 端子の一部をバスとして使用する点は 8048 などと同じです。

アドレス空間はデータ領域と命令領域とに分かれており、各々最大 64K バイト (合計



70ns(min)

DS

(min)

250ns (min)

(b) 読出し

50ns 160ns (min)

(min)

(a) 書込み

DS

128K バイト) が使えます.

▶ Z8系バスのタイミングニャールミススヤー上当して、マッキュヤビモの様でロトサ

図 2.18 (a)に書込みタイミング,同図(b)に読出しタイミングをそれぞれ示します.バス・サイクルが始まると,ポート 0 に上位 4 または 8 ビット,ポート 1 に下位 8 ビットのアドレスが出力されます.同時に \overline{AS} (アドレス・ストローブ) が "L" になりますので,トランスパレント・ラッチを用いて下位 8 ビットのアドレスをラッチします (D フリップフロップも使用可能). R/\overline{W} (読出し/書込み) および \overline{DM} (データ領域を示す)はアドレスと同時に出力されます.このあと, \overline{DS} (データ・ストローブ) が "L" になるので,データの転送を行います.

DS は書込みの場合のほうが読出し時に比べて遅く "L" になり、書込みデータのラッチには前縁・後縁のいずれでも使えます。また、トランスパレント・ラッチも使用できます。

一方、読出し時は $\overline{\rm DS}$ が早く"L"になり、アクセス時間が少しでも長くできるようになっています。 許容アクセス時間は 200 $\rm ns$ です。

なお、図 2.18 は Z 8 MCU(Z86××)をクロック 8 MHz で使用した場合のものです。バス負荷条件は I0L= 2 mA(V0L=0.4V)および CL=150pF です。基本的な入出力の例を図 2.19 に示します。




図 2.19 Z8と入出力ポートとの接続

● 8088 (ミニマム・モード), 8085, NSC 800 のバス(4)(16)

8085 はインテル社の8ビット CPU で8080A の後継機,8088 は8086 と命令互換性のある8ビット CPU, NSC800 は Z80 と命令互換性のある NS 社の CMOS 8 ビット CPU です.

8088 にはミニマム・モードとマキシマム・モードとがありますが、そのうちミニマム・モードを用いれば、この3種のCPU は非常によく似たバス構成となっています。ここでは8088 を例にとって、そのタイミングを説明します。

8088 (ミニマム・モード) は20 ビットのアドレスと8 ビットのデータをもち、下位8本のアドレスはデータと、上位4本のアドレスはステータス信号とそれぞれ多重化されています。

▶ 8088, 8085, NSC 800 のバスのタイミング

図 2.20 (a)に示すのは書込みのタイミングです。8088 のクロック信号は最適デューティ比が 1/3 で、その許容範囲が狭いのが難点です。各時分割バスのアドレス $(A_{19} \sim A_{16}, A_7 \sim A_0)$ は、ALE (アドレス・ラッチ・イネーブル) 信号でラッチします。 $A_{15} \sim A_8$ は時分割ではありませんが、インテル社ではラッチを付けることを推奨しています。書込みストローブ \overline{WR} の前縁 (立下り) ではデータは保証されませんから、必ず \overline{WR} の後縁 (立上り)




図 2.20 8088(ミニマム・モード)のバス・タイミング(5 V±10 %, 0~70℃)

で D フリップフロップにデータを書き込みます。 3808 (3 -テ・AVニミ) 8808 (8

一方、図 2.20 (b)に示すのは読出し時のタイミングです。 \overline{RD} 信号は \overline{WR} 信号と同じタイミングで出力されます。 \overline{RD} からの許容アクセス時間は約 260ns(クロック 5 MHz)です。

なお、図 2.20 に示す数値はクロック周波数 5 MHz, デューティ比 1/3, 立上り、立下り時間は無視したものです。バス負荷は $Io_L=2$ mA($Vo_L=0.45$ V)および $C_L=100$ pF です。基本的な入出力ポートの接続を図 2.21 に示します。

以上、いくつかの8ビット CPU のバス・タイミングを説明しました。これ以外にも多くの CPU があるのですが、ハードウェアの詳しい資料が入手できれば、入出力インターフェースの設計は容易でしょう。

一方、今後は16ビットや32ビットのCPUが制御用にも使われるようになるでしょうが、基本的には何ビット機であってもハードウェアにかぎってみれば同じことです。ただし、16ビット以上のCPUでは、1語(たとえば16ビット)のうちいずれかの8ビットだけを扱う場合と、1語全部を扱う場合とがあり、そのための制御信号の出方に各CPUの特徴が見られます。




図 2.21 8088 と入出力ポートとの接続


また、CPU が高速になるにしたがい、メモリや入出力インターフェースがアクノリッジ 信号を返さないかぎり、CPU が待ち続ける回路構成を採用することも増しており (Normally-Wait などとも呼ぶ、68000 では基本的にこの形)、インターフェースの設計にも多少の考慮が必要です。

しかし、いずれの場合も CPU の動作をよく理解すれば、設計はきわめて容易だという点は覚えておいてください。


コラムB バスの種類

●データ/アドレス/コントロール and bevelodinM 大ス (計算金) 総合編像

普通、CPUのバスはデータ・バス、アドレス・バス、コントロール・バスなどと分類します。いうまでもなく、読み書きするデータを乗せるのがデータ・バス、アドレスを指定するのに使うのがアドレス・バス、読出しや書込みのストローブ信号や割込み線などをコントロール・バスと呼びます。




(a) タイミング



(b) ALE信号の使用方法

図B.2 一方向のバスの1例



●時分割(多重化)バス Multiplexed bus

CPU はすでにご承知のように、バスの本数が非常に多く、さらに高機能の CPU ほどその本数が増える傾向にあります。 そこで、配線の本数を減らすため、バスの時分割 (多重化) が行われます。

最も多いのはデータとアドレス (の一部) との多重化です。これは図 B.1 のように、バス・サイクルの初めにはアドレスを乗せ、そのあとはデータ・バスとして使うものです。図 B.1 のように、ALE 信号を用いてラッチすれば、アドレス信号を分離することができます。

●双方向データ・バス

現在のマイコン・システムでは、データ・バスは読み書きに共通に使う (双方向) のが普通です。しかし、以前は読出し用と書込み用との2組のデータ・バスを持つシステムはめずらしくありませんでした。

今でも、入力と出力とが別々の端子になっているメモリを使う場合など、部分的に専用のバスを使ったほうが、ハードウェアが簡単になることがあります(図 B.2). また、多数の入出力を持つシステムでは、入力ポート専用、出力ポート専用といったバス・バッファ方法は一考に値します(詳しくは第4章、例4-3などを参照して下さい).

コラムC バス・マスタとバス・スレーブ

バスには様々な要素が接続されますが、そのうちバスを管理するものをバス・マスタと呼びます。 通常、アドレス信号や制御信号はバス・マスタが出力します。 一方、

バス・マスタ以外のものをバス・スレーブと呼びます。

簡単なマイコン・システムでは、CPU がバス・マスタであり、メモリや入出力イン ターフェースなどがすべてバス・スレーブです。


しかし、DMA コントローラやコプロセッサを含むシステム、あるいは複数 CPU システムでは、バス・マスタとバス・スレーブとの関係は複雑になります。

コラムロ スリーステート

計算機のデータ・バスのように同じ信号線に何本もの出力線が接続される場合,2本以上が同時にバスに信号を出力すると衝突が起こるので,不要な出力をオフ状態にしなければなりません. 通常の論理値(H, L)のほかに第3の状態(オフ)を持つので,この機能をスリーステート(three-state)と呼びます(トライステートは商標).


スリーステート機能は、図 D.1 のようなものだと考えればわかりやすいでしょう。 TTL では 74LS125, 126 が有名です (図 D.2 (a))。また、4 ビットまたは 8 ビット単





(a) 通常のディジタル出力(b) スリーステートの出力

図 D.2 スリーステート出力の IC の 1 例(5)



	5.ATE	通常のゲート (74LS00)	スリーステート のゲート (74LS125A)	専用のバス・ ドライバ (74LS540)	- =
$I_{OH(max)}$	<i>V_{OH}</i> ≥2.7V	-0.4	チとバス・スレ	NA. ZZ	tio
	<i>V_{OH}</i> ≥2.4V		- 2.6	-3	m A
	<i>V_{OH}</i> ≥2.0V		. See the see that	- 15	
I _{OL(max)}	<i>V_{OL}</i> ≤0.4V	4	12	12	houd it
	V _{OL} ≤0.5V	8-10-2	24	24	m A

表 D.1 駆動能力の比較⁽⁵⁾

位のスリーステート・バッファもあります。その1例として74LS 540, 541 の端子接続を図 D.2(b)に示します。

一般に、スリーステート出力はバスに接続されることが多いので、駆動能力も大き目になっています。表 D.1 にその 1 例を示します。なお、TTL の場合、スリーステート機能を持つものは消費電力がかなり大きく、しかも出力がオフ状態のときに消費電力が最大となります。消費電力の計算にはくれぐれもご注意下さい。

一方、複数の出力を並列に接続する方法として、オープン・コレクタ(またはオープン・ドレイン)もあります。以前はよく使われたものですが、速度が遅いなどの欠点があり、バスに接続するものとしては、スリーステートに置き換えられてしまいました。ただし割込み信号については、オープン・コレクタ(またはオープン・ドレイン)のワイヤード OR 機能を生かして利用されることが少なくありません。


コラムE バス・タイミングの記述方法

実際のバスの各信号は図 2.5 (24ページ参照)のように変化します。しかし、ICのデータ・シートには図 E.1 のような書き方がされています。

図中, ②の部分はアドレス信号 (16 本) の最大遅延時間です。ただし、このように書いてあっても、16 本のアドレス信号がすべて同時に変化するのではありません。実は、図 E.2 のように立上りまたは立下りのタイミングが 0~△△ns の間にバラついているのです。

一方, データ・バスは出力と入力 (スリーステート時を含む) との両方の状態があ





図E.2 図E.1 A部の実際





図 E.3 スリーステート出力タイミング

アクセス 時間



ります。入力の場合、データ・セットアップ時間およびデータ・ホールド時間が必要です。これらの時間は"最小限これだけが必要"という値で示されます。一方、出力の場合、データ・バスの各信号がオフ状態からアクティブになり、そのあとデータが確定します。このタイミングも最悪のケースでは図 E.3 のようにバラついていると考えられます。

ディジタル回路では、このように最悪値設計が行われますが、注意したいのはその特性の条件です。とくに電源電圧範囲、温度範囲、負荷条件によりタイミング特性は異なります。TTLの大部分が25℃でのタイミングしか保証していないのは、本当は困りものです。



第3章

マイコン入力インターフェースの実際

ここでは外部機器からマイコンにデータを入力する方法を示します。

まず、この入力用インターフェースの一般形を図3.1に示します。外部機器からのディジタル信号は、①レベル・シフタによって本来のレベルおよび形態(たとえば接点信号)から所定のレベル(たとえば TTL レベル)に変換し、②必要に応じてラッチやデコーダを通し、③バス・インターフェース部分を経て、④マイコンのバスに接続します。アナログ信号の場合、適切なレベルに変換してからアナログーディジタル変換器(A-D コンバータ)によりディジタル信号にかえ、あとはディジタル信号として処理されます。

この章では以上の各部について事例を紹介しながら設計法を説明します。

●入力信号の形態とレベル インコンド はいかった まりかる 関節性がある する 利 素 側回り や


マイコンに接続する入力信号は、アナログ信号とディジタル信号とに大別できます。マイコンがアナログ信号を取り込むには、コンパレータなり A-D 変換器なりを通してディジタル信号に直してから、ディジタル信号として入力することになります。

ディジタル信号として使用する機会が多いのはTTLレベルや接点、あるいはオープン・コレクタなどの信号です。ただし、細かく見れば、たとえTTLレベルであっても許容ファン・アウトの違いから、接続可能なものとそうでないものとが生じます。また、接点信号はチャタリング特性の違いや、接点の種類(微小信号用か否か)などにより回路上の工夫が必要です。

RS-232C, RS-422 や, IEEE-488 (GPIB) のように規格が定まっているものに対して

図3.1 入力用インターフェースの一般形

図 3.2 雑音対策の挿入位置



は、専用のレベル変換 IC が使えます。それ以外のものとして CMOS、PMOS、HTL、リレー論理回路など、レベルの違うディジタル信号があります。これらは個々にレベル変換回路を設ける必要があります。ただし、ハードウェアの標準化という観点から、なるべく広い範囲のレベルに対して使用できる回路を考えておくのは有効です。

以上の問題とは別に、先に触れた雑音の問題により、アイソレーション (絶縁) や雑音 処理を行わなければならない場合があります。一般に、このような処理はなるべく信号源に近い部分で行ったほうが望ましいといえます (図 3.2 参照)。

一方,アナログ記号は各種のセンサやトランスジューサ,あるいは測定機器からの信号と考えられます。 簡単なものではコンパレータで "H" か "L" かに分けてしまえばよいのですが,一般的には A-D 変換することになります。

A-D 変換器自体は非常に高性能のものが入手できますが、マイコンという大きなディジタル回路と共存する点が問題となります。たとえば、12 ビットの A-D 変換を行うと、アナログ信号の分解能は 10~100μV という微小なものになり、わずかなディジタル雑音の混入も大問題となります。

以上のように、入力信号の形態およびレベルの違いが、入力インターフェースの外部機 器側の設計に大きく影響します。

●入力信号の速度 日本はまのきのなったままのまな動き解析しまれる痕のするで、セモヤ

マイコンが信号を入力する速度には、少なくともつぎの2種類があります。

- (1) 信号が印加されてからそれを検出するまでの応答時間.
- (2) 信号を処理し終わるまでの処理時間,あるいは連続的に処理を繰り返せる処理周期.




図 3.3 信号の判断(ポーリング・ループ)

マイコンに接続する信号のなかには、何年かに一度しかアクティブにならない (あるいは永久に使用されることのない) 異常検出信号のようなものがあります。ただし、異常発生後1秒以内に対策をとらねばならないとすれば、少なくとも応答時間は1秒以下でなければなりません。しかし、処理周期はこれほど短い必要はありません。

一方、FIFO (First-In First-Out: 先入れ先出しメモリ) を介して入力されるデータ列を読み込むような場合、平均的な処理周期がデータ転送速度よりも速いことが重要です。

よく知られているように、信号の有無を知るには割込みとポーリング*との2種類があります。 先程の区分から見ると、割込みを用いれば応答時間を早くすることができます。 ただし、処理時間については大差ありません。 ちなみに、ソフトウェアで達成できる応答速度はどの程度でしょうか。 簡単なループを図3.3 に示しますが、4 MHz の Z80A でこのループを1回まわるのに8 µs が必要です。ループ内に処理や判断が追加されれば、これより遅くなります。

一方,割込みの場合はどうでしょう.一般に8~16ビットの汎用CPUで多く使われている割込み方法では、CPUが割込みを受け付けてから実際の処理ルーチンに入るまでにつぎのような手順が必要です。

- (2) 外部機器または割込みコントローラから割込みベクタ (あるいは機器番号) を入力する.
 - (3)割込み用のエントリ・ポインタ・テーブルを参照して処理ルーチンを呼ぶ。

^{*} ここでいうポーリングとは、ソフトウェア・ループで信号を判断することをいう。本来は複数の信号を順々に調べることをポーリングという。




図 3.4 応答時間と処理時間との関係

このほか、必要なレジスタの退避を含めると、一回の割込みについて数 $10\sim100\mu s$ くらいのオーバへッドが必要です。つまり、応答時間は $100\mu s$ のオーダとなり、ポーリング・ループと大差ありません。ただし、CPU が他の仕事をしていてポーリングができない場合でも割込みは可能ですから、やはり応答時間を重視する場合は有効です(図 3.4 を参照)。このほか、多くの CPU には DMA(ダイレクト・メモリ・アクセス)機能があります。ただし、これは機能とはいっても、CPU が仕事を休んで仕事場を他人に貸しているのですから、外部ハードウェアの問題となります。

以上に説明した速度よりも速い処理が必要な場合、インターフェースの外部機器側ハードウェアの出番となります。また、遅い信号であっても様々な理由からハードウェアとしたほうがよい場合もあります。これらについては本章 3.3 で詳しく説明します。

●入力信号の数と処理方法

入力信号の数が多くなった(数10本以上)場合,少数の信号(たとえば8本=1バイト)の入力用インターフェースをたくさん作って並列に接続しただけではいけないのでしょうか?

もちろん、ちゃんと設計されたものならば何回路接続しても動作するはずです。しかし、 その場合につぎの二つの問題が生じます。

(1) ハードウェア上の問題……多くの回路を接続することにより、バス負荷や消費電力




図 3.5 多数の信号を取り込む工夫

(2) ソフトウェア上の問題……前項で述べた入力速度は、入力信号数を増やせばさらに低下する。また、個々の処理も複雑となる。

これらの問題に対して、つぎのような対策がとれないかを考慮してみます。

- (1) エンコード (符号化) あるいは簡単な論理演算で信号数が減らせないか?
- (2) ダイナミック・スキャンにより信号数を減らせないか?
- (3) 優先順位がつけられないか? 「開発をはる」するおお点様はできませる事業を
- (4) 直列 (ビット・シリアル) に変換できないか?

このうち(1)の方法によりバス・インターフェースを簡単にできます (図 3.5 (a)). また, (2)の方法は外部機器側の配線を少なくします (図 3.5 (b)). たとえば 50 個以上の接点をもつフル・キーボードでは(1), (2)を併用しているのが普通です。また, 多数のロータリ・スイッチの読込みには(2)の方法が, 遠距離の信号源を見るには(4)の方法がそれぞれ有効です (図 3.5 (c)).

これらの事例については、このあと3.2と3.3とで詳しく説明します。

3.2 入力インターフェースのマイコン側の設計

入力インターフェース回路が必ずしも二分できるわけではありませんが、図3.1に書い

たように、マイコン側と外部機器側とに分けて考えてみるのが便利です。ここでは、まず マイコン側について調べます。

入力インターフェースのマイコン側の部分が受け持つのはつぎのような点です。

●マイコンのデータ・バスを駆動するスリーステート (3ステート)・バッファ

一般には、何らかの情報(ディジタル・データ)をデータ・バスに乗せることになります。 データ・バスは CPU やメモリ、あるいは他のインターフェース回路が時分割で信号を出力しますから、必要とされる時点以外はスリーステート(高インピーダンス)となって他の回路のじゃまにならないようにします。

データ・バスへの接続にはオープン・コレクタを使う方法もありますが、IC が安価となった現在、ごく簡単な用途以外ではあまりメリットがありません。

データ・バスは多くの汎用 CPU では TTL レベルを満足することが必要です。駆動能力は、バスにぶらさがっているすべての負荷から計算できます。また、アクセス時間はデータ・ストローブ信号 $(\overline{RD}$ など)に対して $100\sim500$ ns のものが多く、TTL のスリーステート・バッファを使えば、たいていは要求を満足できます。

ただし、特殊なレベルや速度を要求する CPU もありますから、注意が必要です。

●アドレスや制御信号が所定の組合せとなったことを検出するデコーダ

上記のスリーステート・バッファの出力をアクティブにするのは、アドレスや制御信号 が所定の組合せになった時点だけです。これを検出するためデコード回路が必要となります。

CPU のアドレス領域を有効に使うにはフル・デコード (コラム G) とすべきですが、実際には必要に応じて単純化します。また、デコーダの設計によって取込み方法 (バイト単位かビット単位か、など) が決定されるわけで、ソフトウェアとの兼ね合いも考えます。

デコーダは CPU のアドレス・バスや制御バスの負荷になるとともに、アクセス時間に影響する部分ですから、タイミング設計時には注意が必要です。

例 3-1 基本的な入力インターフェース

マイコンへの入力は、データ・バスに信号を乗せることが基本となります。これに はアドレスや制御信号が所定の値となったことを検出するデコーダと、必要なときだ


けデータ・バスに信号を乗せるスリーステート・バッファとを用います。

様々な外部機器からの信号 (アナログ・ディジタルを問わない) は適切に処理した うえで上記の回路に接続すれば、基本的にはデータの読込みが可能となるわけです。 本例ではこの基本的なバス・インターフェースの設計方法を説明します。

▶ 8 ビットの信号を 1 バイトとして並列に取り込む回路 入力用のバス・インターフェース部分の例を図 3.6 に示します。

バス・インターフェースとしては、バスに接続できるようなスリーステートの出力をもち、所定のアドレスおよび制御信号が印加されたときのみ出力をアクティブにするデコーダ (コラム F, G 参照) を付加する必要があります。

同図は8ビットの入力信号(TTLレベル)を1バイトとして取り込むものです。CPU は



Z80 を仮定しています。デコーダは特定の信号の組合せを検出すればよいのですから、様々な方法が考えられます (コラム F).

▶マイコンのバスに接続するためには つぎに、この回路がマイコンのバスに実際に接続できるかどうか調べてみましょう。これは、つぎの2項目に分けて考えてみます。

- (1) この回路を付加することにより、CPU や他のバス・スレープなどマイコン内部に与える影響。
- (2) この回路がバスを駆動できるか否か.

まず、前者はバス負荷の増加分として表されます。図 3.6 の回路を例にとると、データ・バスについては 74LS541 の出力漏れ電流 (IozL,IozH) と出力容量および配線などの容量とが付加されます。 74LS541 の IozL, IozHはそれぞれ 20μ A (max) です。出力容量は TTL の場合、規格表には明示されていないことが多いのですが、2 pF 程度と考えて良いでしょう。 配線の容量は、普通のプリント基板内で長さ 50mm 以下ならば 5 pF 以下と考えます。ただし、IC ソケットを使うとこの値は少し増します。その量は 1 pF を目安とします。以上の様子を図 3.7 に示しますが、一般的に、スリーステートのバッファ(ここでは 74LS541)を 1 個だけデータ・バスに付加しても、データ・バスにとってとくに重い負荷にはなりません。

一方,アドレス・バスおよび制御バスへの影響を考えてみます。これはデコーダ回路の入力電流と入力容量および配線などの容量との追加になります。 図 3.6 の回路では,アドレス・バスのうちの $A_{15}\sim A_8$ と $\overline{\text{RD}}$ および $\overline{\text{MREQ}}$ とに $\overline{\text{TTL}}$ の入力が接続されます。接続





図 3.7 インターフェース回路がバスに与える影響

されるのはすべて TTL のゲートであり、 $I_{IL}=-400\mu A$ (\max)、 $I_{IH}=20\mu A$ (\max)です。入力容量および配線の容量はそれぞれ 2 pF および 5 pF を目安とします。Z80 CPU の直流的バス駆動能力は "L" レベルで 1.8 mA,"H" レベルで $250\mu A$ ですから、直流的には LS-TTL を 4 個まで駆動できます。したがって、バスに接続されている他の回路との合計が規格内ならば、CPU から図 3.6 の回路の駆動は可能です。

つぎに、先程の(2)の問題を考えてみます。これには静的なバス駆動能力とタイミングの問題とがあります。74LS541の駆動能力は "L" レベル (0.4V) では 12mA、"H" レベル (2.4V) では 3 mA ですから、CPU が直接に (バッファなしに) 駆動可能なバスならば、充分に駆動可能です。

▶ タイミングの検討 では、タイミングの問題はどうでしょう。図 3.6 の回路の場合、 アドレスと RD および MREQ とがすべてアクティブとなってから、所定の時間以内にデ



ータ・バスにデータを出力する必要があります。図 3.8 に示すのはこの計算例です。CPU は Z80A、クロックは 4 MHz でその波形は図に示すように立上り、立下りともに 30ns の対 称波形であると仮定します。Z80 のアドレス・バスはバス・サイクルの最初(図 3.8 の④)から出力されます。ただし、クロックを基準にすると、Z80 の内部回路で最大 110ns の遅れ が出ます。この信号が図 3.6 のデコード回路に印加され、一部は 74LS04 を介して、一部は 直接に、それぞれ 74LS30 を経て 74LS541 の \overline{G} 入力に加わります。結局、 \overline{G} から 74LS541 の \overline{G} までの最大遅延は 140ns です。一方、 \overline{RD} および \overline{MREQ} は \overline{G} は \overline{G} です。74LS541 は \overline{G} 本の \overline{G} 大力がともに "L" となってから出力がアクティブとなりますから、結局、 \overline{G} からデータ・バスにデータが出力されるまで 155ns が必要です。

一方、Z80 は©でデータを読み取ります。この際に 50ns のセットアップ時間が必要です。つまり、®から 435ns 以内にデータが出力されればよいわけで、先程の値はこれを充分に満足していることがわかります。

なお、以上の計算は図 3.6 の回路を CPU のバスに直接に接続した場合のものです。市販のパーソナル・コンピュータでは CPU のバスにバッファが付加されていることが多く、その場合はバッファの遅延を考慮しなければなりません。また、Z80 の I/O 領域に接続する (I/O マップト)には、 \overline{MERQ} のかわりに \overline{IORQ} を使用すればよく、タイミング的にはいくぶん楽になります。

▶ Z80 以外の CPU につなぐとき 他の CPU を用いた場合の例は第2章, 2.4 項に示しましたが, さほどの違いはありません. もちろん, バスへの影響やタイミングについては各 CPU に対して計算する必要があります. 使用することの多い CPU について主要なタイミング上の数値を計算しておくと, 回路設計のたびに計算し直さなくてすみます.

例 3-2 ビット単位の入力方法

マイコンのデータ・バスは8~16 ビットの幅であり、アドレス空間を有効に使うには例3-1 のように多数の信号を並列に取り込んだほうが効率的です


しかし逆に、少数の信号を1ビットずつ取り込んだほうがソフトウェアが楽になる場合もあります。本例ではそのような場合を説明します。

前項で述べた方法は8ビットの信号を1語として並列に取り込むものでした。信号を取り込むこと自体は一度に並列に行うのが簡単なのですが、そのうち特定のビットごとに "1"か "0"かを調べなければならない場合、1つのアドレスで1ビットを取り込んだほうが楽な場合があります。

図3.9 に示すのはそのような目的に適した入力用バス・インターフェースの例です。同図(a)は信号が8本以下の場合、同図(b)は8本を越える場合を示します。このような方法で

図 3.9 ビット単位の入力用バス・インターフェース

(a) 8ピット以下の例



は、データ・バスの幅を 1/8 しか利用していないわけで、アドレス空間をムダ使いしていることになります。しかし、たとえば「レベルが "1"のビットの番号を記録する」というような使い方に対しては、このほうが便利です(図 3.10 を参照)。また、データ・バスへの負荷が軽くなる点や、消費電力が少なくてすむ(TTL の場合、出力がスリーステートになるものは許容ファン・アウトが大きいかわりに消費電力も大きい)利点も見逃せません。

例 3-3 多数の信号を入力するインターフェース

信号の数が多くなった場合,基本的には例 3-1 や例 3-2 の回路を何回路も接続すればよいのですが、いろいろな面で制約を生じます。そこで、多数の信号を接続するためのバス・インターフェース回路の例を示しておきます。

本章の3.1で述べたように、多数の信号を入力しようとする場合は、信号の本数を減らす工夫が必要です。しかし、ソフト上の理由などでやむを得ず信号の本数が増す場合、バスに対する負荷や消費電力を減らすため、ハードウェア上でせめてもの努力をします。




図 3.10 "1" の信号の番号を記録する方法

例 3-1 は1バイト=8本の信号を受けることができます。これを4回使えば32本の信号 を入力できるようになります (図 3.11(a))。これに対して、マルチプレクサを用いた図 3. 11 (b)の回路も、やはり 32 本の信号を入力することができます。

▶バッファを用いるかマルチプレクサを用いるかでは、この両者を比較してみましょ う、まず、CPU のバスに対する負荷では、

- (a) I_{OZL} , $I_{OZH} = \pm 20 \mu A \times 4 = \pm 80 \mu A$ (max)
- (b) IozL, $IozH = \pm 20\mu A$ (max)

消費電力 (デコーダ部分を除く) は,





図 3.11 32 本(4 バイト)の入力用バス・インターフェース






図 3.12 マルチプレクサを用いた入力用インターフェース

- (a) $55mA \times 4 = 220mA$ (max)
- (b) 19mA×4=76mA (max) などと, だいぶ違いがあります。

一方、図 3.11 (a)の回路に用いた 74LS541 はバッファ専用の IC ですので、入力側にヒステリシスがあって雑音に強く、入力電流が少なく($I_{IL}=-200\mu$ A (max)で通常の LS-TTL の 1/2) なっていますが、それが必要でない用途には同図(b)のほうが適しています。このへんは些細な問題のようですが、限られた空間や電力、あるいはバス駆動余力をギリギリまで使おうとする場合、このような努力も必要となってきます。

同様にして図3.12 のような構成にすれば、16 あるいは 64 ビットの入力ができます。もちろん、マルチプレクサを多段に接続すれば、さらに入力数を増すこともできます。

3.3 入力インターフェースの外部機器側の設計

入力インターフェースのマイコン側ポートに TTL を使用した場合, TTL レベルの信号 ならば直結できますが, 他の信号は接続できません. また TTL レベルであっても変化速度 やファン・アウト, 雑音などの理由で直結できないこともあります。これらを処理するのが外部機器側です (図 3.1 を参照).

この部分はつぎのような要素から成ります。

(1) **信号の形態やレベルを変換するレベル変換回路** TTL レベル以外のディジタル信号であれば、TTL レベル (あるいはマイコン側ポートが必要とする論理レベル) に変換す

- る。また、アナログ信号であればコンパレータ (比較器) や A-D 変換器を用いてディシタル信号に変換する。
- (2) 信号の変化を吸収するタイミング回路 変化が速すぎて CPU が扱うのに不適当であれば、ラッチ、ワンショット、カウンタなどを用いて適当なタイミングとなるようにする.
- (3) 信号の本数を減らすエンコード (符号化) 回路 多くの信号を取り扱う場合, 簡単な演算で信号の本数が減らせるのであれば、そうしたほうがよい場合がある。また、スキャニングや優先順位についても考慮する。

入力信号の種類は非常に多いため、そのすべてを取りあげることはできませんが、以上 の項目を考慮し、代表的なものを以下に示すことにします。

例 3-4 基本的なスイッチの入力方法 チャタリング対策①

マイコンに接続しようとするものの中で、押しボタン・スイッチ、リレー、リミット・スイッチなど、スイッチ類の比重はかなり大きいと思われます。

ところが、スイッチにはチャタリングや接点不良など、特有の問題があります。 本項では、そのような問題をふまえながら、スイッチをバス・インターフェースに 接続する方法を説明します。

ここでいうスイッチとは、機械的な接点を示します。したがってリレーは含みますが、 オープン・コレクタなどは含みません。

さて、そのような機械的接点の状態を入力する際に大きな問題がいくつかあります。

- (1) チャタリング……水銀接点などの例外を除くと、機械的接点には一度にオンまたはオフするのではなく、開閉時に不安定な状態 (開閉を繰り返したり、不安定な抵抗値となる) を通過するが、入力インターフェースでは、これを解決する必要がある。
- (2) スイッチに印加する電圧・電流……マイコンに入力するには、スイッチにある程度の 電圧・電流を印加して、スイッチの開閉を電圧レベルに変換しなければならないが、そ の際の電圧・電流の大きさを適切な範囲にする必要がある。

以上の2点は本来ならば機構部品屋さんの守備範囲なのですが、実用上きわめて重要で すので少し詳しく説明します。 ▶チャタリングの時間はどの程度に見積ればよいか これは非常によく質問されますが、答えるほうも一口ではいえないほど範囲の広いものです。しかし、ごく大雑把にいえば、小型のマイクロ・スイッチや小型のトグル・スイッチでは5ms±1桁くらいの範囲に入ります。これは、スイッチの製造元にたずねても、あまりはっきりした答は返ってきません。ただし、信号用のリレーなどでは完全に接点が開閉し終わるまでの時間を応答時間として示しているものがあり、チャタリングはそれ以下だということがわかります。

チャタリングに不安をおもちの人は、ぜひチャタリングの実験をしてみることをおすすめします。これは図 3.13 のような簡単なものでもよくわかります。注意すべき点としてはつぎのようなものがあります。

- (1) 個々のスイッチの間でチャタリング時間には数倍のバラツキがあることもある。少数の実測結果を過信しないこと。
- (2) つき合わせ接点 (コラム H 参照) のオフの際にもチャタリングが見られる。
- (3) すり合わせ接点では接点が移動している間、相当長い時間にわたってチャタリング (正確にいえば、これはチャタリングではないが)が見られる。

▶接点にはどれくらいの電圧・電流を印加すれば良いか 一般に、大電流用のスイッチを 100μA 以下の微小電流で使用しようとしても、接触が不安定で使いものになりません。





図 3.13 チャタリングの実験回路

図 3.14 基本的なスイッチ用インターフェース (するの) ほる 調節 ゆ



(a)単純にバスに接続した例 (b)チャタリング吸収回路付きの例

実際にパネルに取り付けられたり、リミット・スイッチとして用いられているスイッチを見ると、大電流用のトグル・スイッチやマイクロ・スイッチであることが少なくありません。 "AC250V 10A"などという定格のスイッチには、少なくとも 10mA 以上の電流を流したいものです。

一方、基板用のスイッチやキー・スイッチで微小電流用のものには、電流を流しすぎると寿命が短くなります。とくに、スイッチに直列に挿入する抵抗 (図 3.14 (b)の R_1) を省略したりすると、一時的に多くの電流が流れますので注意が必要です。

▶チャタリングの処理をハード/ソフトのいずれで行うか? これは第2章でも触れましたが、ハード/ソフトそれぞれの除去能力は一長一短です。しかし、ソフトで行う場合はタイマ割込みでも使わないかぎり、貴重な時間を浪費していることになります。

また,重要でありながら意外と議論されていないのは,「本当にチャタリングを除去する必要があるのか否か?」という問題です。たとえば,オフの状態のスイッチを監視していて,オンになったら監視ループを抜ければよい場合では,雑音の問題を別にすればスイッチのチャタリングは問題となりません。


▶スイッチ入力インターフェース さて、前置きが長くなりましたがスイッチの入力方法の例を説明します。

図 3.14 (a)は例 3-1 (図 3.6) のバス・インターフェースにたんにスイッチを接続したものです。同一基板内で距離が 50 mm くらいであれば $R_1 = 0$ でかまいませんが,スイッチまでの配線を延ばす場合には, $R_1 = 4.7 \sim 47 \Omega$ を挿入します。これは配線のインダクタンスによる影響を軽減するためです。 微小電流用でないスイッチを使用するなら, R_2 には 10 mA以上の電流を流すようにします。 基板用のスイッチには 1 mA以下の電流でも安定なもの


が市販されています。

この回路はチャタリングの除去は全く考慮してありませんし、スイッチの状態も記憶し ませんので、必要があればソフトウェアで行います。しかし、ある時点のスイッチの状態 がわかりさえすればよい用途も多く、その場合、この回路で充分です。

図 3.14(b)はよく見かけるチャタリング吸収回路です。 小型のマイクロ・スイッチやトグ ル・スイッチの大半はこの回路でチャタリングが除去できます。注意すべき点はつぎのと おりです




時間



(b) 共通インピーダンスによる誤動作

図 3.16 チャタリング除去回路-



- (1) スイッチを閉じた時点で $Vcc/(R_1+r)$ の電流が接点に流れる (r はコンデンサ C の内部抵抗および配線の抵抗)。とくに微小電流用のスイッチの定格オーバに注意。また,この電流によって他の回路に誤動作を生じさせないよう,配線にも注意すること (図 3.15)。
- (2) 図 3.14 (b) A点の信号は、立上りが遅いので、TTL で受けるのならヒステリシス入力のものがよい (74LS541 はヒステリシス入力).


例 3-5 スイッチのチャタリング対策②

の中からいくつかを紹介します。 ここではそ

前項でもっとも簡単なチャタリング除去方法を説明しましたので、それ以外の方法について述べておきます。

図 3.16 (a)はトランスファ接点をもつスイッチに適用できるものです。なお、トランスファ接点といっても、必ず BBM (ブレーク・ビフォア・メイク: 切換えの際に一度断になる)動作でなければなりません。これは(b)、(c)の回路でも同様です。

図 3.17 チャタリング除去回路――その 2



図(a)ではゲートで RS ラッチを組んでありますが、これを本物のフリップフロップにしても同様です (同図(b)).

また、図(c)はフリップフロップと見てもよいし、極端にヒステリシスの大きいコンパレータと見ることもできます。スイッチに接続する配線が常に低インピーダンスとなり、雑音に強いことが特徴です。ここに使用する非反転のゲートは AND でも OR でもかまいません。また、TTL ではなく CMOS であっても使えます。

つぎに図3.17に示すのは、ソフトウェアでチャタリングを除くのと同様の考え方で、一 定時間のタイマを設けるものです。

同図(a)はワンショット回路と D フリップフロップとを用いたもの, 同図(b)は専用 IC (MC 14490) を用いたものです。 MC 14490 の中身は発振器とカウンタとから成る一種のタイマで, IC 1 個に 6 回路が内蔵されています。 ただし、 TTL は駆動できないのでバッファを必要とします。

例 3-6 多数のスイッチの入力① エンコード

ロータリ・スイッチやテン・キー、あるいはフル・キーボードのように、スイッチの接点数が多い場合、以上に述べた方法だけでは配線の手間もさることながら、インターフェース回路の量が莫大となってしまいます。

そこでスイッチの種類や使用方法に応じて、入力インターフェースを簡単にするための様々な技法を使用することになります。

ここでは、エンコード (符号化) する方法を説明します。

多数のスイッチがそれぞれ全く独立に開閉するのならばやむを得ません。しかし、本章に示した方法が使える場合、ハードやソフトが簡略化できます。ここではエンコード (符号化) する方法を考えてみます。


エンコードが有効なのは、多数のスイッチのうち閉じているものが1個だけの場合です。 エンコードには必然的に優先順位(プライオリティ)が付加されます*ので、2個以上のスイッチが閉じている場合にはそのうち優先順位の高いものに対応する出力が得られます。

図 3.18 に示すのは 16 接点のロータリ・スイッチの入力インターフェースです。同図(a)

^{*} 押した順序まで含めて優先順位をつける (ロール・オーバ) こともある.

はエンコードしないで直接に入力する場合、同図(b)はエンコードした場合です。ハードウェア上の違いは、取り込むビット数が減ることぐらいですが、ソフトウェアでスイッチの接点位置を調べる手間がなくなることも考慮する必要があります。

ロータリ・スイッチの場合、接点位置が同時に 2 ヵ所以上に渡ることは(過渡状態を除いて)本質的にあり得ないわけですが、図 3.19 (a)に示すテン・キーなどの場合は生じ得ます。エンコード用の MSI には必ず優先順位がついていますので、テン・キーのうち 2 個以上のスイッチを押すと、数の大きいほうが出力されるようになります(逆順にすることも



できる).

図 3.19 (b)の例は 20 個のスイッチのエンコード用の専用 IC 74C923 を用いた例です。この IC は内部でダイナミック・スキャン (次項を参照) を行っているため、20 個のスイッチは 4×5 のマトリクス状に接続します。なお、74C923 の端子接続を図 3.20 に示します。

エンコード用の IC としては、フル・キー (50 個以上のスイッチから成る) の専用エンコーダもあります。

例 3-7 多数のスイッチの入力② ダイナミック・スキャン

前項に引き続き、入力インターフェースを簡単にする方法としてダイナミック・ス キャンを考えます。

これは、スイッチの組合せ方によって一種のアドレス・デコーダをしていると考えれば良いでしょう。

多数のスイッチを入力するには、ダイナミック・スキャンという方法もあります。




図3.21(a)に示すのは複数のロータリ・スイッチの接点位置を調べるもので、アドレスの下位ビットをデコードして1個のスイッチを選択します。図3.21(b)は複数のディジタル・スイッチ(サム・ホィール・スイッチ)を読み込むためのものです。ロータリ・スイッチと異なり、ディジタル・スイッチは2ヵ所以上のポジションが短絡されていることがあるのでダイオードで分離しなければなりません。

その際、ダイオードの順方向電圧によって TTLの $V_{IL} \le 0.8$ V を満足できなくなることがあるので、CMOS で受けます。また、この回路のようにアドレスの下位ビットをスキャンに使用する場合、必要なとき以外はデコーダ (74LS156) をアクティブにしないほうが雑





図 3.21 スイッチのダイナミック・スキャン



音などの点で望ましいといえます。例のキャトス・Bを一口の差異なりのす例にはBIXを図

市販のパーソナル・コンピュータのうち価格帯で中以下のものの大部分は、キーボード入力にダイナミック・スキャンを用いてます。図 3.22 は日本電気のパーソナル・コンピュータ PC-8801 のキーボード入力回路です(日本電気から発表された回路ではない). どのキーが押されたかの判断はソフトウェアで行っています。なお、このようにダイオードを通った信号を TTL で直接受けるのは、あまり感心できません。

図 3.22 パーソナル・コンピュータのキーボード入力方法の例 74LS244 5.6k×81+5V Da -00--W--00 --00-~~ ½74LS32 **IORQ** 74159 0 B C (D) 1 2 3 R 4 5 6 7 74LS175 8 9 アドレス・バス A₃-10 11 12 13 CLR 14 15 (同期リセット)

オープン・コレクタ信号の入力 例 3-8

(b) 高い電圧で受ける例

シーケンサや測定器の出力には、リレー接点と並んでオープン・コレクタがよく使 われています。

スイッチ類のようなチャタリングや接点不良の問題がない反面、オープン・コレク タはトランジスタとしての電圧・電流上の制約があります。

本項ではオープン・コレクタ信号をバス・インターフェースに接続する方法を説明 します.

オープン・コレクタ (FET 出力ならばオープン・ドレイン) 出力はチャタリングの問題 はなく、しかも接点と同様に任意の電圧レベルに変換容易な利点があり、またフォト・カ プラを使えばアイソレーション (絶縁) が可能なこともあって、ディジタル信号の受け渡 しに広く使われています。「まるの無限も無料のる」はる日本はなりなりに、ベントをは多っ

一方、オープン・コレクタは接点と違って飽和電圧が存在し、オフ時にも漏れ電流があ ります。また、耐圧やコレクタ電流の制限もあるので注意が必要です。

図 3.23 オープン・コレクタ信号の入力 +57 リバス・イン -+5V **ハバス・イン** 主電源と絶縁 (a) 基本的な入力例 (c) フォト・カプラで絶縁した例 バス・イン ターフェース 5.6k≥ 1/6 CD4050B $(V_{DD} = 5V)$

送出し側でプルアップした例 (d)

▶オープン・コレクタの入力回路 図 3.23(a)に示すのはオープン・コレクタ信号の基本的な入力方法です。 ダーリントン接続でないオープン・コレクタ出力は、オン時の飽和電圧は 0.3V 程度以下になりますから、TTLや CMOS で直接受けることができます。プルアップ抵抗(オープン・コレクタの負荷の一部)はオフ時の漏れ電流から決定します。 たとえば図(a)のように TTL で受ける場合 R₁はつぎのように選びます。

$$\frac{V_{CC} \text{ (max)}}{I_{C} \text{ (max)}} \le R_1 \le \frac{V_{CC} \text{ (min)} - V_{IH} \text{ (min)}}{I_{IH} \text{ (max)} + I_{CE \text{ (OFF)}}}$$

「Vcc:電源電圧 (5 V±5%) マスト・スパックではなって、マスト 水がでは本

VIH (min): TTLの "H" レベル電圧の下限 (2.4V)

IIH (max): TTL の "H" レベル流れ込み電流の最大値 (40μA)

ICE (OFF): オープン・コレクタのオフ時の漏れ電流 出 Tell ママート

Ic (max):オープン・コレクタの最大許容コレクタ電流


たとえば $I_{CE(OFF)}=100\mu$ A, I_{C} (max) = 10mA とすると、 $525\Omega \le R_1 \le 16$ k Ω となります。 一般にオープン・コレクタが使用されるのは雑音環境のあまりよくない場所なので、 R_1 は低目にしたほうが安全です。

図3.23(b)はオープン・コレクタを高い電圧で受けるものです。これは耐雑音性などからレベルを高くしておきたい場合のほか、オープン・コレクタ側がダーリントン接続になっている場合(オン時の飽和電圧が0.7V以上になるため、TTLでは直接は受けられない)にも使えます。

同図(c)はオープン・コレクタ信号をさらにフォト・カプラで絶縁した例です。雑音環境が悪く、しかも何をつながれるか予測できないような場合、とにかく電気的に分離しておくのが安全です。

図(d)は送出し側の装置内で他の電源電圧にプルアップされている場合です。こういう接続はよくあるのですが、このままでは高い電圧が入力に印加されることになるので、受け側で正規の負荷抵抗とダイオードとを接続します。

図 3.24 に示すのは産業用の入出力インターフェース基板で、入出力各 16 ビットを持ち、すべてフォト・カプラで絶縁しています。この回路では出力したデータを読み戻すことができるようになっています。入力用のフォト・カプラの LED 側に並列に接続されているコンデンサは、雑音対策用です。マルチプレクサ (74LS353) のセレクト入力 (A, B) にはアドレス信号を反転したものが接続されており、入力の番号と CPU から見たアドレスと逆順になっていることに注意して下さい。なお、出力インターフェース(例 4-1, 例 4-9 な



ど)もご参照下さい。

例 3-9 他のロジック・レベルの入力

接点でもオープン・コレクタでも TTL レベルでもない信号は、何らかのレベル変換を行ってからバス・インターフェースに接続する必要があります。

本項では、そのなかのいくつかを紹介します。

他のロジック・レベルとは、電源電圧 5V の TTL や CMOS あるいは接点などと異なるディジタル信号を指しますが、多くの種類がありますので、よく使うものから例をあげてみます。


- (1) CMOS レベル (5~15V)
- (2) リレー・シーケンサなどの制御機器 (24V)
- (3) RS-232 C/RS-423 など正負に振る電圧レベル (±3~±15V)
- (4) 電流ループ (20mA, 60mA)

このような多様なレベルとのインターフェースを行うとき、もっとも簡単かつ確実なのは専用のレベル変換用 IC を使うことです。たとえば、図 3.25 (a), (b)は+15Vまでの CMOSレベル、(c)は RS-232 C($\pm12V$)の各変換用 IC です(第5章も参照)。

もちろん、個別部品や一般的な IC を用いてレベル変換を行うこともできます。図 3.26 に示すのは個別部品を使ったレベル変換回路の例です。

図3.27(a)に示すのはノートン・アンプを用いたものです。ノートン・アンプ (電流入力の単一電源用増幅器)の出力は TTL と相性がいいので、もっと多く使われてもよいと思います。

図 3.27 (b)はコンパレータ (比較器) を用いたもの、(c)はフォト・カプラを利用したもの



(a) 5V以上の信号の入力

(b) 3~15Vの信号の入力

(c) RS-232C信号の入力

です。フォト・カプラは絶縁とともにレベル変換が可能です。 同図(d)は CMOS のコンパレータですが,入力電圧を(電源電圧-2V)以下に抑えねばなりません。

一般に、専用のレベル変換用 IC に比べて、個別部品などで組んだレベル変換回路は速度が遅くなりがちなので注意が必要です。




図 3.27 その他のレベル変換回路





図 3.28 状態を記憶する



例 3-10 状態を記憶する

信号の変化が速い場合、CPU が信号の変化を読みとれないことがあります。そのような場合、インターフェース側で信号を保存することが必要です。

この中にはストローブ付きの信号やハンドシェイクなども含まれますが、まず本項では "スイッチが押されたか否か" のような簡単な場合を例にとります。

たとえば、信号が1回印加されたら、つぎにそれを読み込むまで記憶しておかねばならないことがあります。そのような場合は図3.28のような方法で状態を記憶します。

同図(a)は1ビットの信号を記憶するものです。1回でも信号が印加されると状態が"1"になりますので、読み込んだあと、何らかの方法でリセットする必要があります。リセットの簡単な方法としては、CPU からの書込みストローブの使用があげられます(例 4-6 を参照)。

一方、ポーリング・ループを回る時間だけ状態を保てばよいのなら、ワンショット (単安定マルチバイブレータ) でも可能です (図(b)). もちろん、時定数はループをまわる時間よりも長く設定します.

ただし、いずれの方法も雑音には充分に注意を払う必要があります。

例 3-11 ストローブ付きの入力

キーボード・エンコーダなどでは、スイッチが押されたタイミングを示すとともに、


データが有効となったことを示すためストローブ信号が出力されます。また、測定器 などでは信号を1桁分ずつ時分割で出力するとともに、それが何桁目のデータかを示 すストローブ信号が付加されていることがあります。


本項では、このようなストローブ信号の使い方を示します。 こうます スプーロイス

▶キーボード回路 エンコーダ付きのキーボードなどでは、キーを押すとエンコードされた値とともに、データが有効であることを示すストローブ信号が出力されます。

例 3-6 の図 3-18 (b)に示したエンコード回路では、74LS148 の GS 出力がこのストローブ 信号に相当しますが、これは 1 個以上のスイッチを押している間はずっとアクティブになったままです。

これに対して、フル・キーボードなどに使われているエンコーダは、スイッチを押した





あと所定の幅のパルス状のストローブ信号を出力します。このパルス幅は $1\sim 100 \mu s$ のものが多いようです。

▶ストロープ入力信号の処理方法 さて、マイコン側がストローブ信号のポーリングに 専念できるならば、100μs のストローブ・パルス幅を読み取ることは可能です。ストローブ・パルス幅が短かければ、ワンショットで 100μs 程度まで延ばす手があります (図 3.29 (a)).

マイコンが充分な速さでのポーリングを行えない場合,もっとも有効なのはストローブ信号で割込みをかけることです(図(b)).ただし、この方法も図(a)に示した方法も、ストローブ信号がアクティブでなくなってからもデータが保持される場合にしか使用できません。確実な動作を望むのならば、図 3.29 (c), (d)のような回路を使用します。いずれもストローブ信号を用いてデータをラッチするものですが、(c)は充分速いポーリングまたは割込みを使用するもの、(d)はそうではない場合に使用できるものです。すなわち(d)の回路は、ストローブ信号が印加されたことを記憶し、データを読み出すともとに戻ります。

▶ FIFO の使用法 以上にあげたいずれの方式も、マイコンがデータを読み取らないうちにつぎの信号が入った場合、古いほうのデータは何の断わりもなく更新されてしまいます。これを避ける方法の一つは FIFO を使うことです。FIFO は印加されたデータを順送りに吐き出しますから、一時的に読取りが間に合わなくてもデータは失われません。 図(e)に示す CD40105B の場合、FIFO 内にデータが残っていれば OR (Output Ready) 端子が"H"になりますから、このフラグを調べてからデータを読み出せばよいことになります。

なお、万一、FIFO が満杯のときにさらに新たな、データが印加された場合、そのデータは FIFO には入りません。このような事態が生じたことを検出するには、IR(Input Ready: FIFO が満杯になると "L" になる)が "L" のときにストローブが印加されたことを記憶しておけば可能です。

▶BCD データの入力法 図3.30 に示すのはディジタル電圧計(13)からの BCD データをマイコンに入力するものです。ディジタル電圧計などでは信号を多重化したうえ、ストローブ信号で区別することがよく行われます。ラッチが2段になっているのは、4桁分のデータ出力が終了して1回分のデータとみなすためです。ただし、後段にデータをラッチしようとしている時点でデータを読み出せば、やはりその内容は保証されませんから、CPU か

らのデータ読出しは必ずステータス (図 3.30 では EOC 信号) を調べてからにします。


例 3-12 ハンドシェイク入力

確実な信号転送を行うには、送り出し側が次の信号を出力する前に、受け取り側が前の信号を入力したのを確かめる必要があります。この確認操作がハンドシェイクです。

ハンドシェイクはプリンタとのインターフェース (セントロニクス型ハンドシェイク) や GPIB など、マイコンと周辺機器とのインターフェースに幅広く使われています。 なお、第4章のコラムJも参照してください。

データ転送の際に、転送が確実に行われたことを確認しながら行うには、ハンドシェイクを用います。

図 3.31 に示すのは基本的なハンドシェイクの構成で、送り出し側がデータを出力するとともに、フリップフロップをセットします。受け取り側はフリップフロップの状態を調べて、セットされていればデータを読み込むとともにフリップフロップをリセットします。送り出し側が新たにデータを出力する場合、フリップフロップがリセットされていることを確認してから行います。このようなハンドシェイクを行えば、データが消失することはありません。




▶ハンドシェイクの回路例 図 3.32 に示すのはハンドシェイク型入力インターフェースの例です。

図(a)は基本的なもので、ストローブ信号でフリップフロップをセットし、読出しと同時にリセットします。このような方式を2線式ハンドシェイクと呼びます。なお、データの送り出し側がハンドシェイク終了までデータを保持している場合はデータをラッチする必

図 3.31 基本的なハンドシェイク
受取り側
データー
書込み
ストローブ
読出し
ストローブ
デ/F/R
Q
レディー
データ・アベイラブル
(a) 構成
(b) タイミング

図 3.32 ハンドシェイクを用いた入力 マーマコム 神仏勝 1出 0 多



(b) 3線式ハンドシェイクの例

要はなく、74LS374 のかわりに 74LS541 などのスリーステート・バッファでも使えます。 図(b)は 3 線式ハンドシェイクです。GPIB (IEEE-488) と呼ばれるインターフェースは、 基本的にはこの 3 線式ハンドシェイクです。

メーカ製のパーソナル・コンピュータにはプリンタ用の出力ポート (多くはセントロニクス型と称している) が付いており、BASIC の PRINT 文で簡単にデータを出力できます。これに対して図 3.31、図 3.32 のような入力インターフェースをもっていれば、他のマイコンからのデータをもっとも簡単に受け取ることができます。

なお、ハンドシェイク出力の方法については例 4-7 も参照してください。 ※ 2010年11日 日本

例 3-13 基本的なアナログ入力① レベル検出

マイコンにアナログ信号を入力する場合,一般的には A-D 変換器を使用しますが, "所定のレベルを越えたか否か"を知りたい場合はレベル・コンパレータ (比較器: 1ビットの A-D 変換器と見てもよい) が使用できます.

ここではその例と、基本的な注意事項とを示します.

アナログ信号といっても多くの種類がありますが、ここでは、信号のレベルや形態は A -D 変換器の入力に適合するように処理されているものとします.

さて、アナログ信号をマイコンに取り込むには A-D 変換を行わねばなりません。アナログ入力インターフェースの設計の中では、A-D 変換器を選択することがもっとも重要だといえるでしょう。

従来, A-D 変換器は高速の逐次比較型と高分解能の2重積分型とが代表的といわれてきました。しかし、最近になって従来の欠点を改良した高速・高分解能のA-D 変換器が数多く発表されています。また、マイコンが必要とするA-D 変換器は、従来の計測用のものに比べて速度・分解能ともに多少異なったものとなっています。したがって、本書で述べるA-D 変換器の分類は従来のものとは必ずしも一致しません。

- ▶レベル検出回路 図3.33 に示すのは簡単なレベル検出回路です。A-D変換器のもっとも簡単なものは、このようなコンパレータ(比較器)です。レベル検出回路の設計には、つぎのような点に注意します。
 - (1) 入力レベルに注意する. たとえば LM319 は、+5 V (単一) にまで電源電圧を下げ

て使うことができ、ディジタル回路との共存に便利だが、+5Vで使ったときの入力電圧範囲は $+1\sim+3V$ に過ぎない。-33300 日日日 +3500 日日 +3500 日 +3500 日

- (2) 必要に応じてヒステリシス (正帰還) を考慮する. これは遅い信号変化の際のマルチプル・トリガを防止するためと考えたらよい. 上側・下側の二つの離れたしきい値をもたせたいのであれば、コンパレータを2個使ったほうが簡単である.
- **▶応答速度の問題** このほかコンパレータの応答速度の問題がありますが、2901 系のような比較的低速のものでも $1\sim 2\,\mu s$ で、ソフトウェアで読み込む速度に比べれば、1 桁は高速です。

さらに高速なコンパレータが必要ならば、図 3.34 に示す μ A760 (25ns (max)) のような高速のものを用います。また、SN75207 などのライン・レシーバやセンス・アンプは一般に高速で、しかも出力が TTL レベルとなっているので意外に便利です。欠点は、入力バイアス電流やオフセット電圧が本物(?)のコンパレータよりも大きいことです。





図 3.33 コンパレータを用いたレベル検出





例 3-14 基本的なアナログ入力②——8ビット中速 A-D 変換器

アナログ信号を1%程度の精度や分解能で取り込みたい場合,8ビットのA-D変換器が便利です。これはマイコンのデータ・バス幅に一致しており、処理も簡単です。 本項では、このようなA-D変換器の使い方を紹介します。

センサやトランスジューサからの簡単な信号の取込み、ボリュームやポテンショメータの位置の読込みなどのうち8ビット(1バイト)以下の分解能ですむのであれば、安価なA-D変換器が数多くあります。

図3.35に示すのは NS 社の 8 ビット A-D 変換器 ADC 0801 シリーズ⁽⁸⁾です。この IC はセカンド・ソースも多く、小型で安価です。この IC の A-D 変換方式は逐次比較方式なのですが、従来使われてきた R-2R ラダーではなく、リニアな分圧回路を用い、内部のコンパレータもダイナミック型とするなど、新しい技術が用いられています。ディジタル部分は CMOS 構造として消費電力を抑えています。

▶ A-D 変換回路例
図 3-35 (a)は5 V の電源に接続されたポテンショメータの位置を読み込む例です。この IC の入力電圧範囲は原則として0~5 V (電源電圧以内) であり、し




図 3.35 8ビット中速の A-D 変換

かも電源電圧を基準電圧源として使用します。したがってポテンショメータのように電源 電圧に対する分圧比を求めるには最適といえます。

変換にはクロック信号が必要で、同図(a)のようにマイコン側のクロックを流用してもよいし、(b)のように *CR* で発振させることもできます。外部からクロックを印加する場合、デューティ比が 50 % (±10 %) となるように注意します。クロック周波数と変換時間との関係は、

変換時間= (1/クロック周波数)× (66~73)

となります. 精度を悪くしない範囲では、クロック周波数 640kHz, 変換時間約 110μs が上限です.

▶マイコン・バス側 つぎにマイコン・バス側を見てみましょう。この IC は $\overline{\text{CS}}$ と $\overline{\text{WR}}$ とをともに "L"にすると,そのいずれかの立上りから変換動作を開始します。このときのデータ・バスの信号は何でもかまいません。変換を開始すると $\overline{\text{INTR}}$ 端子が "H" になり,終了すると "L"になりますから,この状態を割込みやポーリングで検出するか,あるいは必要な変換時間だけ待機して,データを読み出します。読出しは $\overline{\text{CS}}$ と $\overline{\text{RD}}$ とをともに "L"にします。アクセス時間は最大で 200ns (C_L =100pF) ですから,4 MHz の Z80A にはメモリ領域,I/O 領域のいずれにも直結できます(図 2.9 参照)。直流的には V_{OL} =0.4V (I_{OL} =1.6mA) です。

なお、この A-D 変換器のアナログ入力端子のインピーダンスは内部のスイッチングに

より変動しますので、ポテンショメータまでの距離が長い場合は注意が必要です。

例 3-15 高速のアナログ入力——高速 A-D 変換上の問題点


アナログ信号もその変化が高速になるとマイコンでの処理はしだいに困難になります。そのため信号処理専用のハードウェアも出てきています。しかし、音声帯域までならばマイコンでも何とか取り扱えます。

高速といっても、ここでは変換周期 30~300µs くらいを考えます。これ以上の速度になるとソフトウェアによる読込みは困難で、DMA を考慮せざるを得ません。この速度であってもマイコン側は一定数のデータを取り込む間はそれに専念することが必要です。

一般に、短い変換周期を必要とするのは、入力信号もそれに応じた変化をともなう場合です。ところが、積分型は別として、逐次比較型などの A-D 変換器は、原則として変換中に入力信号を変化させると、正しい A-D 変換ができません。また、変換周期に近い周波数の信号を入力すると、折返し歪が現れます(図 3.36)。

▶ローパス・フィルタとサンプル・ホールド回路 このようなことから、高速の A-D 変換を行うには入力信号の帯域に応じて、ローパス・フィルタやサンプル・アンド・ホールド回路を付加する必要があります。

まず、ローパス・フィルタについて考えます。A-D変換器のようなサンプル値系では標



実線の入力信号と点線の入力信号との区別がつけられなくなる.

本化定理からサンプル周波数の 1/2 の帯域までしか正しい情報として扱えません。また、 折返し歪の点でもっとも問題となるサンプル周波数付近では、必要なビット数に応じて充 分に信号を減衰させることが必要です。たとえば、フィルタのカットオフ周波数をサンプ ル周波数の 1/4 とし、サンプル周波数付近で 60dB 減衰がほしいとすれば、30dB/oct の傾 斜が必要となります。

つぎにサンプル・アンド・ホールド回路は、必要な精度(たとえば 1/2 LSB 以下)で必要なアクイジション時間およびドループ率をもたねばなりません。

▶高速 A-D 変換回路 図 3.37 に示すのは以上を考慮したアナログ信号入力インターフェースの1例です。アナログ信号はカットオフ周波数 3 kHz, 24dB/oct のローパス・フィルタと、サンプル・アンド・ホールド回路とを通って A-D 変換器に印加されます。ここで用いたサンプル・アンド・ホールド回路(インターシル社 IH 5110)(7) は出力の立上りの制限からアクイジション時間があまり短くできません。このため、CPU からの書込みストローブ信号を延長して使用しています。ドループ率は A-D 変換時間内に 1/2 LSB を目安とします。

この例では分解能も8ビット、変換周期も100µs以上ですが、それでも簡易型として音声信号などをマイコンに取り込むことができます。もっとも、汎用のマイコンでは毎秒8 Kバイトで取り込んだデータを処理しようとすると、簡単なものでもかなりの時間を必要とするでしょう。




図 3.37 8 K サンプル/秒, 8 ビットのアナログ入力インターフェース

例 3-16 高分解能アナログ入力——必要な精度と分解能を得る方法

工業用の測定では遅くてもよいかわりに10ビット以上の分解能が必要なことがあります。

しかし,高い分解能や精度が必要な場合,たんに所定ビット数の A-D 変換器を接続するだけでなく,いくつかの注意が必要となります。本項では,そのような場合の基礎事項を説明します。

工業計測用としては10ビット以上のA-D変換が必要とされることがあります。ビット数と分解能との関係を表3.1に示しますが,符号込みの12ビットはだいたい3½桁に相当します。

▶分解能と精度 ここでひとつ注意しておきますが、一般に分解能と精度 (広義の) と は異なります。つまり、分解能 12 ビットで精度 (たとえば直線性誤差) 0.1%ということ はあり得ます。

また、A-D 変換器には必ず量子化誤差 (±1/2 ビットに相当する) が存在します (図3.

分解能	フルスケールのディジタル値		量子化
(符号込み)	符号なし	符号あり	武
6ピット	0~ 63	-32~+31	0.78 %
7	0~ 127	-64~+63	0.39 %
8	0~ 255	-128~+127	0.20 %
9	0~ 511	-256~+255	0.10 %
10	0~ 1023	-512~+511	0.049%
11	0~ 2047	-1024~+1023	0.024%
12	0~ 4095	-2048~+2047	0.012%
13	0~ 8191	-4096~+4095	61 ppm
14	0~16383	-8192~+8191	31 ppm
15	0~32767	-16384~+16383	15 ppm
16	0~65535	-32768~+32767	7.6ppm

是子化路或以外

表 3.1 分解能・ビット数と量子化誤差

38(a)). A-D 変換器の誤差の表記にはいろいろな方法がありますが、全体の精度を求めるには表記されている誤差のほかに量子化誤差を考えることを忘れないようにします。

▶高分解能 A-D 変換回路 さて、10 ビット以上の分解能を必要とするアナログ信号の入力方法を図 3.39 に示します。

図 3.39 (a)はインターシル社の ICL7109 を用いたものです。この A-D 変換器は極性 +12 ビットの分解能をもち、入力範囲は ±0.4 V (分解能 10μ V/ビット) 以上で任意に設定でき、出力がスリーステートになるなど、マイコン用として多くの利点をもっています。 A-D 変換は基本的には 2 重積分型で、毎秒 30 回くらいが限界ですので低速の部類に入りますが、マイコンを用いた工業用計測には幅広く使えると思います。

この A-D 変換器の RUN/\overline{HOLD} 端子は "H" にすれば変換を開始し、"L" にすれば続行中の変換を終了してから停止します。 "H" に固定しておけば連続して変換を続けます。

変換を終わると STATUS 端子が "H" から "L" になりますので、これを割込みまたは ポーリングで検査してデータを読み込みます。出力は図 3.39 (b)のようなビット構成となっています。 ICL7109 自体もバス・インターフェースを内蔵しており、そのアクセス時間は $\overline{\text{CE}}$ から 400ns, $\overline{\text{HBEN}}$ または $\overline{\text{LEBN}}$ からは各 350ns となっているので 4 MHz の Z80A の I/O 領域への直結も可能です(図 3.39 (c))。ただし、バス負荷が増した場合の遅れの度




図 3.38 A-D 変換器の誤差

合いが明示されていない点と、出力が非アクティブ(スリーステート)に戻るまでの時間が 長いためバス衝突の可能性がある点とを考えると、バッファを付加したほうが安全です。

▶必要な精度を得るためには このように分解能が12ビット以上であっても、マイコンに接続すること自体は簡単です。ただし必要な精度を得ることはけっして簡単ではありません。詳しいことは他書にゆずるとして、ここでは二つの項目を示しておきます。

(1) アナログ・グラウンドとディジタル・グラウンドとは分離されているか。 マイコン自体は巨大なディジタル回路であり、発生する雑音はけっして少なくありませ






図 3.39 12 ビット低速 A-D 変換器





ん. とくに接地線 (ディジタル・グラウンド) はあまり "きれい" であるとは期待できません. 入力しようとするアナログ信号が1本だけの場合はあまりたいした問題は起きないのですが, 図 3.40 のように複数の信号を接続する場合,接続方法が問題となります.

ディジタル・グラウンドに 100 mV くらいの電位差がつくことはザラですが、12 ビットのアナログ分解能は $10 \mu \text{V}$ といったオーダになることを忘れないでください。

(2) 基準電圧源の温度特性はどうか

図 3.39 の例では ICL7109 内部の基準電圧源を使用していますが、これの温度係数は $80 \text{ ppm/}^{\circ}\text{C}$ であり、 $0 \sim 50^{\circ}\text{C}$ で使うとすれば 0.4% の誤差になります。これに対して外付けの基準電圧源を使えば $1 \text{ ppm/}^{\circ}\text{C}$ くらいまでは得られます。これならば 50°C の温度範囲に対して 12 ピットの確度を保てます.

このように、広い温度範囲で 12 ビット以上の確度を得るのは案外大変で、基準電圧源以外にも CR の温度特性などを抑え込まねばならない場合もあります(2 重積分型では CR の温度特性は原則として誤差にはなりません)。

コラムF デコーダのいろいろ

デコーダは入力が特定の条件になったことを検出すれば良い訳ですから、本質的には単なる AND (または NAND) ゲートです。問題は、入力線数が非常に多いことです。たとえば Z80 の場合、 \overline{RD} 、 \overline{MREQ} 、アドレス (の一部) を使用する必要があります。

たとえば図 F.1 の基本的なバス・インターフェースをアドレス $F000H \sim F0FFH$ で使用するためのデコーダを考えてみます。図(a)はゲートを組み合わせたもの,(b),(c)はアドレスをジャンパや DIP スイッチで設定できるものです。(c)のオープン・コレクタ型 Ex-NOR ゲート(74LS266)はこのような一致検出に便利ですが,ワイヤード AND が可能なゲート数には制限があります。(d)はコンパレータを使用したもの,(e)はデコーダ用 MSI を使ったもの,(f)は PAL (Programmable Array Logic)を使ったものです。コンパレータは TTL,CMOS ともに種類が増えてきており,今後はもっと多く使われるでしょう。また,PAL や PROM は,あらかじめ書き込んでおく必要がありますが,複雑なデコード回路でも 1 個の IC で実現できます。

コラムG フル・デコードとリニア・デコード


メモリや I/O ポートにアドレスを割り当てるとき、必要最小限のアドレス空間しか 与えないようにアドレスをデコードすることを "フル・デコード" といいます。

たとえば、4 K バイトの ROM を 64 K バイト (2^{16}) のアドレス空間に置く場合、 フル・デコードするには少なくとも上位 4 本のアドレスをデコードする必要がありま す(図 G.1:93ページ参照)。また、本文中の図 3.6 のような 1 バイトの入力ポートを、 同じアドレス空間にフル・デコードで割り当てるには、16 本のアドレスのすべてを用 いてデコードを行う必要があります。


フル・デコードを行った場合の利点は、ムダなアドレスを生じないことです。アドレス空間に余裕が少ない場合や、今後の装置拡張の見通しがつかない場合、アドレス空間をなるべく有効に使用するためフル・デコードとします。

一方, アドレス空間に余裕があればフル・デコードする必要はありません(図 G.2)。 本文の図3.6の例では1バイトの入力ポートに256バイトの空間が割り当てられてい

図 F.1 デコーダのいろいろ




(d) コンパレータの使用例



3 3 TO 3 TO 9 図 G.1 フル・デコードされたシステム 3 5 d.合き 1. 月間

図 G.2 フル・デコードではないシステム

図 G.3 リニア・デコードを用いたシステム




ます。このほうがデコード回路が簡単になるからです。

この考え方のもっとも極端なものが"リニア・デコード"です。これはデコード回路をとくに設けず、アドレス線を各素子のイネーブル端子に直接に接続してしまおうというもので、ハードウェアはもっとも簡単になります。ただし、ソフトウェアのミスにより出力が衝突する危険もあるので注意が必要です(図 G.3)。

コラムH スイッチの種類について

スイッチに関していろいろな分類の方法があります。ここでは、つぎの四つの分類 法について示します。



●つき合わせ接点とすり合わせ接点

水銀接点のような特殊なものを除き、機械的接点にはつき合わせ型とすり合わせ型とがあります (図 H.1).

つき合わせ型はマイクロ・スイッチやトグル・スイッチに多く用いられ、大電流・ 高電圧に耐えることを特徴とします。欠点は微小信号に対して接触不良を起こしやす いことです。

一方, すり合わせ型はスライド・スイッチやロータリ・スイッチに多く見られます. 接点が接触したままある程度の距離を徐々に移動しますので, 大電流や高電圧は使用 できません. しかし. 接点の自己清浄作用があるため, 微小信号でも接触不良を生じ にくいという長所があります.

● SPST, DPDT など

SPST は Single-Pole Single-Throw の略で「単極単投」と訳されます。 DPDT は Double-Pole Double-Throw の略で「双極双投」と訳します。これらの意味は図 H.

2に示すとおりです。

BBM, MBB

複数の接点を切り換える場合,隣の接点に接続する (make) 前に、もとの接点との接続が切れる (break) ことが Break before Make で BBM と略されます。この逆が Make before Break (MBB) です。また、BBM は Non-Shorting、MBB は Shorting ともいいます (図 H.3)。

● NO と NC

スイッチになにも力を加えない状態で開いているものを Normally-Open (略して NO), 逆に閉じているものを Normally-Closed (NC) といいます。とくに NC は, Non-Conection とまちがえやすいので注意。

2年末とおりです。

@ BBM, MBB

製設の接点を切り換える場合。際の接近に投稿する (make) 前に、もとの接近との接続が切れる (break) ことが Break before Make T BBM と称されます。この差が Make before Break (MBB) です。また、BBM は Non-Shorting、MBB は Shorting ともいいます (図 H.3)。

DIA S ON 8

スイッチになにも力を加えない状態で開いているものを Normally-Open (発してNO), 進に開じているものを Normally-Closed (NC) といいます。とくに NC)は、Non-Conection とまちがえやすいので注意。

第4章

マイコン出力インターフェースの設計

(力信号の影響やレベルの分類を行う場合、考えなければならないのはつぎの2点で


この章ではマイコンから外部機器にデータを出力する方法を説明します。

出力用インターフェースの一般形を図4.1に示します。ディジタル信号を出力するには、 普通、データ・バス上の値をDフリップフロップなどで固定します。そのあと、必要に応 じてデコードなどを行い、所定の形態およびレベルに変換します。

一方,アナログ信号は一般にバス上の値を固定したあとディジタル-アナログ変換器 (D-A 変換器) に印加されてアナログ出力となります。

ただし、マイコンからの出力はデータ・バス上の値を固定して使うだけとはかぎりません。たとえば、データ・ストローブ信号を利用してパルス列を出力したり、アドレス信号を固定して並列データとして用いるなど、様々なバリエーションがあります。

また、発光ダイオード(LED)や液晶などの表示器の駆動回路も出力インターフェースに含めて考えるべきでしょう。



本章では以上のようなことから、様々な出力インターフェースの事例を紹介します。

4.1 出力信号の種類と処理方法

マイコンから出力しようとする信号にも、入力信号に匹敵する種類があります。ここでは第1章に示した各項目の内容を簡単に説明しておきます。


●出力信号の形態とレベル

出力信号の形態やレベルの分類を行う場合、考えなければならないのはつぎの2点です。

- (1) 出力用インターフェースの範囲の考え方が一通りでない。
- (2) 出力信号は、入力信号と異なり電力を考える必要がある。

まず(1)の問題については図4.2を用いて説明します。これは、ランプを点灯する例ですが、出力信号を"可視光線を利用した表示"と考えた場合、必要な明るささえ得られれば何 V 何 A の電球を使おうが、あるいは LED を使おうが、インターフェース設計者の自由です。ところが、使用する電球の定格がすでに決定されている場合、インターフェース回路の扱う信号は [電流・電圧] で示されます。

本章ではモータやソレノイドなど機械的運動への変換器を割愛する点を除き,様々な出力信号形態を取り扱います.



ただし、ここで注意しておきたい点は、出力インターフェースを設計する際には、たんに与えられた仕様にこだわらず、"最終的に必要な出力形態は何か?"をつねに考えるべきだという点です。

つぎに(2)の問題を考えます。外部からの信号をマイコンが取り込む際には、受け側の入力インピーダンスがある程度高ければ、電力的な条件を考える必要はありません。しかし、出力インターフェースは外部機器に対して電力を供給したり、電力を制御したりする必要があります。したがって、信号のレベルもつねに電力を含めて(たとえば電圧と電流とを)考えなければなりません。

●出力信号の速度

出力信号の速度として、まず第1に出力信号の状態を変化させる頻度や周期を考えることにします。

たとえば、ステッピング・モータ(パルス・モータ)のコントローラに対して印加するパルス信号をソフトウェアで作れるかどうかを考えてみます。 図 4.3 (a)に示すのは 1 例で、出力パルス信号の間隔はループを 1 回まわる時間で制限されます。この場合、大体 10 kHz (周期 $100~\mu$ s) 程度が限界となります。これは入力信号を取り込める最短周期と同じオーダです。

では、これ以上のパルス周波数が必要な場合、どうすればよいのでしょうか。図4.3(b) にその1例を示しますが、これはプログラマブル・カウンタを使用してソフトウェアに無関係にパルス列を出力する回路です。こうすることによって、ソフトウェアの速度とは関係なく、高い周波数のパルスでも出力することができます。

ところが、この周波数を変化させようとすれば、やはりループをまわる時間が問題になります。したがって、ソフトウェアで判断や演算を行うかぎり、一定の時間より速く出力状態を変化させることはできません。これが、出力信号の状態を変化させる周期の限界であるといえます。


●出力信号の同時性

つぎに、出力信号の同時性について考えてみます。

複数の信号を "同時に"変化させなければならないことはよくあります。しかし、厳密な意味で "同時" というのは現実的ではありません。

たとえば図4.4(a)の白熱電球による表示の場合,人間の感覚の遅れや電球の時定数を考

図 4.4 出力信号の同時性が要求される場合



- (a) 白熱電球出力の場合
- (b) 12ビットD-A変換出力の場合
- (c) タイミング調整した12ビット変換出力

えると、10ms くらいの差で点灯してもとくに問題はありません。したがって、2個の電球に別々のアドレスが割り当てられていても、マイコンから"同時に"点灯することができます。

ところが、図 4.4 (b)の 12 ビット D-A 変換器の場合、上位 8 ビットと下位 4 ビットとに 別々のアドレスを割り当てておくと、アナログ出力を変更しようとするたびに大きなグリッチ (出力に生じるヒゲ) を生じ、使用目的によっては使いものになりません。

普通,このような場合には同図(c)に示すようにラッチを2段にするなどしてタイミングの不均一をなくします (例 4-4 を参照). ところが、1個のICの中でも個々のビットの信号が同時に変化するという保証はありません。また、D-A変換器内部の速度のズレや配線などの影響により、各ビット間に最大で数10nsのタイミングのズレがあり得ます。この程度の時間が問題となる場合、アナログ信号をホールドするなど、さらに別の対策が必要です。このように "同時" といってもその程度によって様々の対策が必要です。

●出力信号の数量を計算を維持の基準は出したみことがあるではどことがを計算を維持

マイコンからの出力では、インターフェース回路からデータ・バスにデータを乗せることは (DMA を除けば) 普通はありません。したがってバッファさえ設ければマイコンのバスに与える影響は問題ありません (例 4-3 を参照)。

しかし、きわめて多数の信号 (たとえばマトリクス状の LED の駆動信号) を出力する場合、信号線の本数や消費電力の削減のため、つぎのような事項が使えないかどうかを考えてみます。

(1) デコーダや簡単な論理演算により、マイコンのバスに接続する信号線を減らすこと




図 4.5 多数の LED のうち 1 個を点灯する

(b) デコーダを使用

ができないか?

たとえば、多数の LED のうち 1 個だけを点灯するのであれば、図 4.5(a)よりも同図 (b)の構成のほうが適しています.

(2) 表示器のようなものの場合、ダイナミック駆動を行うことで外部機器側の信号線を 減らすことができないか?例のスーェマーやスト共出立内本部 。21の下京コミル図

とくに表示関係では各種のデコーダやダイナミック駆動用 IC が入手できるので、なる べくそれらを利用するよう心がけます (例 4-9, 例 4-10 を参照).

4.2 出力インターフェースのマイコン側の設計

外部に何らかの信号を出力するためのインターフェース回路の、マイコン (バス) 側に ついて考えてみます。この部分はつぎのような方法が考えられます。

- (1) データ・バスの値を固定する もっとも一般的なのはこの方法です。マイコンのデ ータ·バスは時分割で様々な情報が乗っているので、必要とする時点の値を D フリップフ ロップなどで固定します。このために、アドレスや制御信号の値をデコードする回路が必 要です。
- (2) 制御信号を使う パルス状の出力信号が必要な場合,アドレスや制御信号をデコー ドしたものを、そのまま出力として使うことができます。

この場合、データ・バスの内容は何でもかまわないので、書込み (WR) 信号にかぎらず 読出し (RD) も利用可能です。

(3) アドレス・バスの値を固定する CPU のアドレス・バスは出力専用のバスと見るこ

とができます.多くの CPU ではレジスタ間接アドレシングを始めとして, アドレス・バス に任意の値を出力する手段を備えていますから、データを出力する際には利用できます。

以上のように、マイコンから情報を出力するにはいろいろな方法があります。いずれの 場合にも、出力インターフェース回路はマイコンのバスにとって負荷となりますから、多 数の信号を出力する際には注意が必要です。

例 4-1 基本的な出力インターフェース


出力用インターフェースの基本は、データ・バスの内容を何らかの方法で固定する ことです

ここでは、データ・バスと内容を固定する基本的な方法と、タイミングの計算方法 とを説明します。

図 4.6 に示すのは、基本的な出力インターフェースの例です。

▶デコードとデータ・バスの内容の固定 #一般に出力インターフェースのマイコン側に はつぎのような要素が必要です。

(1) アドレスや制御信号が所定の組合せになったことを検出するデコーダ.



(2) (パルス状の出力信号でよい場合を除いて) データ・バスの内容を固定する手段. まず、デコーダについては例 3-1 を参照してください。普通は読出し信号 ($\overline{\text{RD}}$) のかわりに書込み信号 ($\overline{\text{WR}}$) を使います (あたりまえ). しかし、出力用インターフェースはデータ・バスに信号を乗せるものではありませんから、特殊な使い方として $\overline{\text{RD}}$ を用いることもできます.

前記(2)のデータ・バスの内容を固定する手段ですが、普通は D フリップフロップ (コラム I 参照) またはトランスパレント (透過型)・ラッチ (コラム I 参照) を用います。ただし、どのタイミングでデータを固定しなければならないかは CPU によって、あるいは使い方によって異なりますので別途に検討しなければなりません (後述).

- ▶ CPU に接続するための条件 つぎに、図 4.6 (b)の回路を実際に CPU に接続できるかどうかを調べてみます。この場合に考慮しなければならないのはつぎの 2 点です。
 - (1) この回路を接続することによって CPU や他のバス・スレーブに与える影響.
 - (2) この回路がマイコンのバス上の信号を固定できるか否か。

▶バス・スレーブに与える影響 まず前者ですが、TTLを使用するかぎり、出力用インターフェースのほうが入力用よりもデータ・バスに大きな影響を与えます。これは、おもにTTLの入力電流に起因します。

たとえば図 4.6 (a)の 74LS377 の場合, 入力電流は,

"H"側:I_{IH}=20μA(max) (流込み)

"L" 側: IIL=-400 μA (max) (流出し)

です。一方, Z80A CPU のデータ・バスの駆動能力は,

"H" 側: $I_{OH} = -250 \mu \text{A}$ ($V_{IH} = 2.4 \text{V}$)

"L" 側: I_{OL} =1.8mA(V_{OL} =0.4V)


ですから、他のバス負荷がなにもなくても、この回路は4個しか接続できません。

メーカ製のパーソナル・コンピュータではデータ・バスにバッファが入っているので、 CPU に対してはこれほどシビアではありませんが、うっかりと他のバス・スレーブ (メモリなど) の駆動能力を越えてしまうことがある (図 2.6 を参照) ので充分に注意しなければいけません。

▶バス上の信号の固定法 つぎに、この回路がマイコン・バス上の信号を正しく固定で

きるか否かを調べてみます。 ヤーテ (テロ系を合製のようを創せ出の外スペス) (2)

図4.7 に示すのは Z80A CPU のメモリ領域に図4.6(a)の回路を接続した際の具体的な タイミングです。 Z80 のメモリ領域ではデータが出力されてから WR の前縁 (立下り) ま で1クロック、後縁(立上り)までならば2クロックの時間があります。各バスにバッフ ァが挿入されているか否か、あるいはデコード回路の形によって多少の変化はありますが、 Z80A CPU(4 MHz)のメモリ領域で WR 信号の後縁を使えば, 大体 300ns 以上のデータ・ セットアップ時間が確保できます(図 4.7 の場合はAの 350ns)。また、データ・ホールド 時間もかなり得られます(© 33ns). これは TTL の D フリップフロップでデータを固定す



◎ ਰ セットアップ時間 ◎ すホールド時間

図 4.7 Z80A を用いたときのデータ出力タイミング

るには充分な値ですし、トランスパレント・ラッチも使用可能です

一方、同じ Z80A でも I/O 領域では $\overline{\rm WR}$ の前縁に対してはデータ・セットアップ時間が確保できません。したがって、図 4.6 (b)の回路は I/O 領域には使用できません。 *


例 4-2 ビット単位でオン/オフできる出力インターフェース

他の出力信号の状態を変化させることなく、1本の出力信号だけを変化させたいことがあります。

このような場合、データ・バス中の1ビットだけを使用して各信号を別々のアドレスに振り分けるのが簡単です。

リレーやランプを駆動する場合,1個ずつ独立にオン/オフできたほうがよいこともあります。そのような場合,図4.8に示すようにアドレサブル(ビット指定可能)・ラッチを使用する方法があります。

アドレサブル・ラッチは図4.9のようにデコーダと各ピットのラッチとが組み合わされ



(b) タイミング

32ns(max)


データ

図 4.8 ビット単位でオン/オフできる出力インターフェース

指定された出力

^{*} クロック周波数やそのデューティ比を選べば、そのかぎりではない。

図 4.9 アドレサブル・ラッチの内部構成



たものです. 図 4.8(a)の 74LS259 は TTL では代表的なアドレサブル・ラッチで、 \overline{G} が"L" の時点では D に印加したデータが出力($Q_0 \sim Q_7$)のうちの 1 本(3 ビットのアドレスで指定する)につつ抜けになります。 つまり、 ラッチ機能としてはトランスパレント・ラッチですので、出力不確定の時間が生じないように注意します。 たとえば、 4 MHz の Z80A CPU の I/O 領域には、このまま直結すると出力不確定の時間が生じ得ます。

例 4-3 多数の信号を出力するインターフェース

出力用インターフェースはバスに与える影響が無視できません。したがって、多くの信号を出力しようとする場合、データ・バスにバッファを設けるなどの方法が必要となります。


ここでは、そのような例を説明します.

基本的な出力インターフェースはデータ・バスに信号を送り出す必要がないので、単純にバッファを挿入すればすみます (図 4.10(a)).


また,前述のアドレサブル・ラッチを使えば,データ・バスの負荷を軽くできます (図 4.10(b)). ただし,アドレス・バスの下位 3 ビットには,バッファが必要となります.

次項に示すように CMOS IC を用いれば、バスの直流負荷を減らすことができます。しかし、交流負荷(容量分)はむしろ増加しますので、考慮を要します。

図 4.10 多数の信号を出力する



(a) バッファを挿入しただけの例



例 4-4 多数の信号の同時出力

多数の出力信号を同時に変化させなければならない場合があります。 ここでは、データ・バス幅よりも多くの信号を同時に出力する方法として、

- (1) データ・バスを複数回使用してラッチを2段とする
- (2) データ・バスとアドレス・バスとを同時に使用する の2通りについて説明します.

データ・バスのビット数よりも多くの信号(たとえば8ビット CPU に対して9本以上の信号)を同時に変化させなければならない場合もあります。

代表的なのは D-A 変換器で、すべてのビットを同時に変化させないと、データ変更のたびにグリッチを生じます (図 4.4 を参照). このほか、リレーやアナログ・スイッチの制御の際にも信号変化の同時性が要求されることがあります。

ただし、ここで "同時" というのは信号のズレの許容量が数 10ns の場合を指します。


▶データ・バスを使用した多数ビット同時出力の回路 図 4.11 (a)~(c)に示すのは、2 語 以上のデータをまとめて同時に出力するバス・インターフェースです。同図(a)は最上位バイトを書き込むのと同時に、それ以前の全バイトを2段目のラッチに固定するものです。 データ書込みの順序として、必ず最上位バイトを最後に書き込まなければなりません。

データの書込み順序を任意にしたいのなら、2段目のラッチへの転送ストローブを別に設けます。これは他のアドレスへの書込み信号でも、読出し信号でも、なんでも使えます (図 4.11 (b), (c)).

▶アドレス・バスを使用した多数ビット同時出力の回路 以上はデータ・バスを複数回使ってデータを出力する例ですが、アドレス・バスを用いて1語以上のデータを出力する方法もあります。


表 4.1 に示すのは、Z80、6809、8088 の各アドレス・バスを使って出力できるデータの例です。いずれの CPU もレジスタを使った演算の結果をアドレス・バスに出力することができますから、見方によっては 24 ビット (Z80、6809) または 28 ビット (8088) までの信号は同時に出力可能です。

図 4.11 多数ビットの同時出力



(a) データの書込みを下位バイトから行う例

す。この場合、少なくともすだパイト分のアドレスを占有しますから、



CPU	命令(例)	C	データ・バス	
Z80	LD (nn), A	М	イミディエイト	A
	LD (HL), A	М	HL	A
	LD (BC), A	М	BC	A
(S)	OUT(BC), A	I/O	BC	A
6809	STA (ダイレクト)	FL	DP + イミディエイト	A
	STA (Bオフセット)		X + B	A
8088	MOV XEU, A		AL	
	78 83		BX + DI	

表 4.1 アドレス・バスの内容を出力として使用する

図 4.12(a)は Z80 のアドレス・バスを使って 12 ビットのデータを一度に出力するものです。この場合、少なくとも 4 K バイト分のアドレスを占有しますから、アドレス空間に余裕がないと使えません。

▶アドレス・バスとデータ・バスを組み合わせて使用した例 図 4.12 (b)はアドレス・バスとデータ・バスとの組合せによるものです。 計 16 ビットの信号ならば占有アドレスは 256 バイト, 計 12 ビットならば 16 バイトに過ぎません。


図 4.12 (c)は Z80 のアドレス・バスとデータ・バスとの全幅を用いた 24 ビットの出力回路です。全幅を使ってしまっては困るのではないかと思われるかもしれませんが、RAM や他の出力ポートをすべてメモリ領域に置き、入出力領域にこの回路を配置すれば可能です(もちろん逆の配置も可)。

このように、アドレスに余裕さえあれば、8 ビット CPU であってもそれ以上のビット数の同時出力が可能です。

なお、図 4.11、図 4.12 のいずれにおいても、D フリップフロップ (またはラッチ) の各 ビットの遅れ時間の差は出力タイミングのバラツキとして必ず残ります。LS タイプの TTL の場合、標準的には数 ns、74LS377 の最大値は 27ns(Vcc=5 V、 $T_a=25$ °C)です。これが問題となる場合、D-A 変換器であればアナログ信号をホールドする方法があります。

74LS374×3

アドレス・パスとデータ・パス



74LS377×2

(b)

アドレス・バスとデータ・バ

(c)

スを組み合わせて使用す を組み合わせて使用する例(16ピット出力)

図 4.12 アドレス・バスを使って多数ビットを出力する方法

例 4-5 CMOS 出力インターフェース NR((出力を対す 20M2) たたま

アドレス・バスを使用する例

CMOS IC には入力インピーダンスが高く、消費電流が少ないなどの利点があり、 CMOS によるインターフェース回路も有用です。

しかし、入力容量の増加やタイミング、論理レベルなど、考慮しなければならない 問題が多くあります。

本項では、これらの問題について説明します。

例 4-1 に示したように、CPU から出力される各信号はタイミング的に余裕があります。 したがって、TTL に比べて速度の遅い CMOS でも使用できる可能性があります。

出力インターフェースに CMOS を使った場合の利点としては、つぎのようなことが考えられます。

- (1) バスに対して直流的な負担が少ない。
- (2) 消費電流が少なくてすむ.
- (3) 出力電圧が電源電圧いっぱいに振れる.

- 一方, CMOS が TTL に比べて不利な点はつぎのとおりです。
- (4) 速度に余裕がない。
- (5) 出力の駆動能力 (電流) が小さい。
- (6) TTL レベルのバスからの "H" レベル電圧 VIHが不足する.
- (7) 直流負荷が少ない反面,入力容量が大きい。
- ▶ CMOS を使用した出力例 図 4.13(a)に示すのは CMOS を使った出力インターフェースの例です。図 4.7に示すようにセットアップ時間は充分にありますから、74HC374のかわりに 74C374 を使っても充分に間に合います。ただし、ホールド時間の余裕は少ないので、デコーダ関係は手を抜かないほうが良いでしょう。
- ightharpoonup "H" ightharpoonup でしろ、設計時の最大の問題は V_{IH} の確保にあります。Z80 や 6802/09 など、NMOS の CPU の出力の "H" ightharpoonup べんは案外低く(無負荷で 3 V 以下のこともある)、軽いプルアップ抵抗(10 k Ω 以上)をつけてもあまり電圧が上がりません。もちろん重いプルアップを設ければ"H" ightharpoonup で、ただでさえ不足気味の出




図 4.13 CMOS を使った出力用インターフェース

力駆動能力をムダ使いすることになります.

TTLのバッファが付いている場合 (図 4.13 (b)) は,プルアップ抵抗で"H" レベルを引き上げることがむしろ容易です.なお,TTLから CMOSへの"H" レベル確保のためこのようにプルアップ抵抗を付けることがよく行われ,多くの場合,とくに問題なく動作します.しかし,TTLの出力をプルアップしたからといって V_{OH} (min) が高くなることが保証されているわけではありませんから念のため.

もっとも確実な方法は、MC14504B や 74HCT シリーズのように $TTL \rightarrow CMOS$ のレベル変換用 IC を挿入してしまうことでしょう(図 4.12 (c)).

図 4.13(d)に示すのは例 4-2 に相当するアドレサブル・ラッチです。4724B は 74LS259 と同じ端子接続としたものです。ただし、リセットの極性が逆 (アクティブ "H") になっていますので注意しなくてはいけません。

例 4-6 パルス信号の出力

外部機器のなかには、ステッピング・モータのコントローラのように、バルス状の信号を必要とするものがあります。これ以外にも、ハンドシェイク用のストローブやアクノリッジ信号、フリップフロップのリセット信号、警報音を出すためのスピーカへの信号、電磁カウンタへの信号など、バルスの個数または周波数が問題となる用途は少なくありません。

このような場合、一定のレベルの信号を出力するのとは異なった方法も使えます。 ここでは、それらについて説明します.


例 4-2 で述べた回路を用いてソフトウェアで "1"と "0"とを交互に出力すれば、確かにパルス信号が出力できます。セントロニクス型出力のストローブ信号や、スピーカからブザー状の音を出す場合など、簡単にはこの方法が使えます。

しかし、この方法では CPU がパルス間隔やパルス数の面倒を全部みてやる必要があり、 周波数の上限も数 10 kHz どまりでしょう。


▶ データ・ストローブを直接使用する方法 図 4.14(a)に示すのは CPUのデータ・ストローブを直接に用いるものです。 データ・ストローブ信号としては, アドレスをデコードしただけというのは感心しません(アドレス各ビットの遅れ時間のズレがあるため)。 パルス

図 4.14 パルス出力用インターフェース リーラスム きょう から 湯 湯 点






(b)ワンショットを挿入しパルス幅を長くする例



(c) 1回ごとに出力を反転する例

図 4.15 プログラマブル・カウンタを用いた出力インターフェース



幅は RD または WR 信号で決まり、4 MHz の Z80A のメモリ領域では 375ns (min) となります。

図 4.14 (b)はパルス幅を延長するのにワンショットを付加したもの,同図(c)は1回ごとに出力が反転するものでデューティ比50 %のパルスが必要な場合 (スピーカを鳴らすには,パワー的に50 %が有利)に使います。ただし、これらの回路は雑音に弱い欠点があることを承知しておく必要があります。

▶プログラマブル・カウンタを使用する方法 以上の回路では出力パルスの周期は、やはり CPU のループ周期で決められてしまいます。それに対して図 4.15 の回路は CPU から分周比を定めるものです。8253 や Z80 CTC は基本的にはこのような回路となっています。直列通信回線のボーレート用クロック発生や、簡単なスピーカ駆動、あるいはステッピング・モータの速度制御用など、用途は広いでしょう。

例 4-7 ストローブ付き出力とセントロニクス型ハンドシェイク出力

プリンタなどのインターフェースは2線または3線式ハンドシェイクとなっています。

本項では、基本となるストローブ付き出力と、セントロニクス型ハンドシェイク出力とについて、実際的な構成法を紹介します。

マイコンのバス自体がストローブ付き出力の形になっていますから、ストローブ・パル




図 4.17 タイミングを延長できるストローブ付き出力 ジャ から か 日日 まいか

ス幅やセットアップ時間,ホールド時間が要求を満足するのであれば,図4.16の回路がそのまま使えます。また、図4.17のようにすればタイミングを延長できます。

▶セントロニクス型インターフェース 一方, いわゆるセントロニクス型インターフェース (2線または3線式ハンドシェイク) は、プリンタやプロッタの多くが採用しており、マイコンからの出力としてよく使用されます。ただし、セントロニクス型といっても実際の個々の仕様は変化に富んでおり(コラム J 参照)、すべてに適用できる出力回路は作り得ません。したがって、相手側の規格をよく調べて、それに合致するものを設計するようにします。

図4.18(a)はもっとも簡単なもので、市販のメーカ製パーソナル・コンピュータの多くもこの程度の回路となっているようです。この回路では、データを出力するごとにつぎのようなプログラムが必要となります。

- (1) BUSY/READY が "L" かどうかを調べ, "H" ならば "L" になるのを待つ.
- (2) データ (8ビット) を出力する。
- (3) STROBE を "L" にする.
- (4) STROBE を "H" にする.

上記(2), (3), (4) は、相手側の規格によっては待ち時間を付ける必要があります。とくに \overline{READY} が "L" になってから \overline{ACK} が出力されるプリンタ (コラム J を参照) では注意を要します。

図 4.18 (b)はストローブ信号を自動的に出力するとともに、READY を確認するためフリップフロップを設けています。この回路は、ワンショットの時定数さえ適切に選べば"セ

ントロニクス型"の大半をカバーできます。データの出力手順はつぎのとおりです。

- (1) RDY 信号が "H" であるかどうかを調べ、"L" ならば "H" になるまで待つ.
- (2) データを出力する.

なお、この手の TTL レベルの並列のインターフェースを数 m も引っ張るには、受け側で確実に終端(またはプルアップ)する必要があります。プリンタなどのなかには、この処置が行われていないものがありますし、逆に市販パソコンの側の駆動能力が充分でない

図 4.18 セントロニクス型ハンドシェイク出力 74LS374 出 2 74LS541 型 475 ₹3.3k 74LS374 <u>oc</u> 74LS138 (a) 基本的なセントロニクス型出力回路 74LS374 データ タ 出力 ス セ +5V +5V+ 1000p** 1000p₹47k TH MREQ-9 A クス型出 STB RD-WR BUSY/READY ACK 47Ω 74LS123 % 74LS125A 1/4 74LS02 1.2k≷ (B) 47Ω BUSY/ 1/274LS74A READY ≥3.3k (b) 自動ストローブ信号出力、READY確認つきセントロニクス型出方回路 (c) (b)のタイミング

ものもあるので注意したいものです. 8255 や 6821, Z80 PIO などで直接に数 m のケーブルを駆動するのは無理があります.

4.3 出力インターフェースの外部機器側の設計

出力インターフェースのマイコン側ポートによって、バスから必要な信号を取り出します。この出力は、TTL または CMOS レベルで数 mA の駆動能力をもっています。しかし、出力しようとする信号には多くの種類があり、様々な回路を付加することが必要となります。このような外部機器各ポートは、つぎのような役目をもっています。

- (1) **信号の形態およびレベルの変換** TTL レベルや CMOS レベルの信号を、接点やオープン・コレクタ、あるいは大電力のスイッチ回路など、様々な形態に変換する。また、アナログ出力が必要な場合には D-A 変換器を接続する。
- (2) 信号の多重化などを行う 発光ダイオード (LED) や液晶表示器 (LCD) には、ダイナミック駆動を用いたほうが信号線の本数が少なくてすむ。また、並列データをビット・シリアル (直列) に直したほうが長距離の伝送に好都合なこともある。このような操作も出力インターフェースで行う必要がある。

本章では、以上のような点を念頭に置いて、出力インターフェースの外部機器側の例を 以下に紹介することにします。

例 4-8 ランプ (白熱電球) の点灯

白熱電球は表示器として優れた特性をもつ反面, 突入電流が存在するとともに, 高 電圧や大電流を取り扱わざるを得ないことも少なくありません.

リレーや SSR (ソリッド・ステート・リレー) を用いずに電球を駆動する場合の手法について、本項で説明します。

LEDや液晶などの表示素子も急速に進歩していますが、見やすさの点では白熱電球を越えていません。そのため、短寿命・発熱・低効率・大型などの欠点にかかわらず、未だに電球も随所で使われています。

白熱電球を点灯するには電流を流しさえすれば良いのですが、電球のフィラメントは低温(消灯)時と高温(点灯)時とで、その抵抗が1桁以上も変化します。したがって点灯

の瞬間に定格の数十倍の突入電流が流れることになり、その対策がポイントとなります。 図 4.19 に示すのは 12V 50mA 程度の電球の点灯回路です。 突入電流対策の基本は,

- (1) 消灯時にも若干の電流を流しておく。ことでは、 (一、リ・ュー・エ・リーリー)


のいずれか、または両方を行うことです。(1)の消灯時の電流はフィラメントがかすかに赤 熱する程度, 定格電流の10%のオーダを限度としますが, それでも突入電流を数分の1か ら 1/10 程度にまで減らせます。

(2)については効率の悪化を無視すれば、定電流駆動としてしまえば理想的です。

図 4.20 は 12V 1 A 程度の駆動回路です。電流が増加すればダーリントンにしたいとこ ろですが、飽和電圧が高くなって損失が増し、効率は低下します、パワー MOS FET (図 4. 19(c). 図 4.20(b)) はディジタル回路との相性が非常に良く、また突入電流やサージ電圧に

図 4.19 白熱電球の駆動――その 1 +12V +12Vインター フェース 12V 50mA 12V 50mA 12V (a) 3 (b) (c) 74LS259 2SC2298など 2SC2298など \$22Ω 2SK214 4.7k 12k≥ 12k ≸ ≥2.2k \$2.2k 2位置を占 イバ油信 ESPES めています。こちらは可提光のほか、 信号の絶縁用に使われるフォト・カブラの1次側も多くは LED で

図 4.20



強いので、もっと使われてもいいと思います。 日本の本語 大変の計 第の音音 日間側の

図 4.20 (c)に示すのは 100V 1 ~ 2 A の駆動回路です。このクラスになるとリレーや SSR (ソリッド・ステート・リレー) を介することが多くなりますが、このように直接の駆動も不可能ではありません。 ただし、マイコン側に高圧が絶対にまわり込まないよう、駆動用トランジスタの耐圧や絶縁、結線方法などに充分に注意する必要があります。

例 4-9 LED の駆動

LED(発光ダイオード)は高輝度化、多色化、大型化が進み、電球にかわって表示用として広く用いられるようになりました。一方、データ伝送用としても高速・高効率化が進んでいます。

もともと、LED は TTL などのディジタル IC と接続が容易なのですが、多桁表示やデータ伝送用の高速駆動にはそれなりの注意が必要となります。

LED は電球にかわって広く使われるようになった表示素子です。形態も単体のランプ、 1次元のアレイ、7セグメントまたは16セグメントの文字表示用、5×7などのマトリクス状など多くの種類があり、色も赤・橙・黄・緑があります(青もボチボチ入手できます)。

一方,テレビのリモコンや光ファイバ通信など,データ伝送用としても重要な位置を占めています。こちらは可視光のほか,赤外領域のものもあります。

信号の絶縁用に使われるフォト・カプラの1次側も多くはLEDです。このようなデータ 伝送用のLEDはオン/オフの速度や発光効率が問われることが多く、人間に見えればよい という表示用とは多少異なります。

▶ LED のスタティック駆動回路 LED は半導体素子であり、1~3 V、1~100mA の電圧・電流があればよく、応答も速いので駆動は比較的簡単です。


図 4.21 (a)に示すのは基本的な LED の駆動方法です。直径 5 mm 以下の赤色の LED ランプを点灯するには 1~20mA の電流を流せばよく, TTL で直接駆動できます。なお, このようなスタティック駆動の場合, 黄色は赤に比べて 1.5~ 2 倍, 緑は赤に比べて 2~ 4 倍の電流を流さないと視覚的に同じ明るさに見えません。とくに電流の小さい領域で差が大きくなります。

7セグメントの数字表示器には専用のデコーダ用 IC があります。図 4.21 (b)は TTL のデコーダ/ドライバを使用した例です。字体と駆動能力とによって多くの種類があります。 一方、同図(c)は CMOS のデコーダ/ドライバを使用した例です。ラッチ付きのものもあ

図 4.21 LED のスタティック駆動 パス・ インター フェース +57 ラデン・ド 74LS248 820Ω w または 図4.6の回路 W -~~ -000 D -8 d -W -00 В W -00 -00 ~~ -00 6800 …赤 74LS374 470Ω…黄 $(I_{OL} = 24 \text{mA}(0.5 \text{V}))$ 330Ω…緑 74LS377 必要に応じて隣接桁に接続する. $(I_{OL} = 8m A(0.5V))$ (a) 基本的な駆動回路 デコーダ/ドライバを使用した駆動回路 (b) 7セグメントLED コモン・カソード MC14513B D -データ・バスより -00 VIH≥3.5V (C B C -00 注意. 例4-5を参照のこと A d w --+5V -00 LE MREQ-560Ω ×7 RBO WR-(10H ≤ 20m A) デコーダ (2.5V) アドレスニ 必要に応じて隣接桁に接続する (c) CMOSのデコーダ/ドライバを使用した回路 パス・ +5V 18SA42 (512×8 PROM) インターフェース 今字体切替え 820Ω×16 Q7 W Q6 W Q5 W Q3 W Q2 W Q1 W Q0 W 74LS377 A87 A65 A43 AA1 G +5V 00000 A8 A6 A6 A4 A3 A1 A0 G Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 -W--00 コモン・ -W -~ 16セグメント -00 LED -00 (d) ROM をデコーダとして使用した回路

りますので、CPU のバスに直結も可能です。CMOS で駆動能力が不足する場合は TTL やトランジスタで補強します。

図 4.22 LED のダイナミック駆動



16 セグメントのものは数字および英文字が表示できます。しかし、7 セグメント用のような簡便なデコーダ IC が入手できませんので、図 4.21 (d)のように ROM を使ってデコーダを作ると良いでしょう。もちろん、ソフトウェアでデコードしてもかまいません。


▶ LED のダイナミック駆動回路 図 4.22 に示すのはダイナミック駆動の方法です。一般に、LED も個数が多くなるとバス・インターフェースも配線も大変です。したがって、人間の眼の残光特性を利用したダイナミック駆動によって駆動信号の本数を減らします。

図 4.22 (a)に示すのは基本的なダイナミック駆動の回路です。これはソフトウェアによって一定時間ごとに CPU から値を書き込む必要があります。この周期は 20ms 以内にしないと、点滅をはっきり感じます。また、スキャンが速すぎると回路や LED の遅れによって隣接桁が点灯します。本当は表示桁を切り換える際にブランキング期間を置くべきです(図 4.23)。

図 4.22 (b)はダイナミック駆動の専用 IC を用いた例です。この IC では 64 個までの単体 の LED ランプ,または $(7 セグメント+小数点) \times 8$ 桁の数字表示器を駆動できます。データの転送方法,LED のコモンがアノードかカソードか,デコードするしないかにより,7218A~E までの 5 種があります。CPU からはたんなる出力ポートに見えますが,内部メモリの読出しはできません。

▶データ伝送用 LED の駆動回路 つぎに、データ伝送用の LED の例を示します。図 4. 24(a)はフォト・カプラの 1 次側の駆動例です。とくに高速用でないフォト・カプラの場

図 4.23 ダイナミック駆動時 図 4.24 データ伝送用 LED の駆動



合,内蔵されているのは近赤外線 LED で,順方向電圧は 1.5~2 V です。

同図(b)に示すのはディジタル信号により周波数変調 (F1) を施して近赤外線を空間伝搬させるものです。この種の LED はテレビのリモコンや煙報知機の光源として量産されており、発光率も高く、50mA の電流を流すと 10mW 程度の光出力が得られます。しかし、立上り・立下りの速度は $0.5\sim1~\mu s$ と遅いので、変調周波数は 300kHz どまりでしょう。なお、図 4.24 (b)の送信部に対して、pin フォト・ダイオードを用いた FM 受信部を組み合わせると、1200bps 程度の信号を $10\sim20m$ 空間伝送できます。

例 4-10 液晶表示器の駆動

液晶表示器は低消費電力で見やすく、多くの場所で使われようとしています。しかし、交流で駆動する必要があり、応答が遅くてダイナミック駆動がむずかしいなど、 特有の問題がいくつかあります。

液晶表示器*(LCD)は消費電力がきわめて小さく、低い電圧で作動し、明るい場所でも 見やすいなど、多くの利点をもち、時計、電卓、ハンドヘルド型パーソナル・コンピュー タなど、電池動作の機械にはなくてはならない存在です。

一方、液晶自身は一種の電解質であり、温度変化や紫外線照射に弱いことのほかに、直流の印加ができない(電気分解して気泡を生じる)ことや応答速度が遅いためダイナミック駆動がむずかしいなどの駆動回路上の問題点があります。

また、液晶の用途は低消費電力が要求される場合が多いため、駆動回路も消費電力を小さくするよう工夫します。なお、液晶自体は発光しませんので、暗い場所では照明が必要です。

▶液晶のスタティック駆動回路 つぎに、実際の液晶駆動回路を示します。

図 4.25 (a)に示すのは基本的な液晶駆動回路です。液晶に直流分が加わらないよう、デューティ比 50 %の方形波を用いて両端をプッシュプルで駆動します。この周波数は液晶表示器にもよりますが、20~60Hz のものが普通です。点灯時に液晶に印加される電圧は、電源

^{*} ここでは電界で作動するものをいう.





図 4.25 液晶のスタティック駆動回路



電圧と等しくなります ($5 \, V_{rms}$). なお、TTL で液晶を駆動すると "H" レベルの不安定さのためうまくいきませんので念のため。


図 4.25 (b)に示すのは 7 セグメントの数字表示用のものです。この IC にはラッチ、デコーダ、Ex-OR ゲートが共存しているので、CPU のバスへの接続が容易です。ただしバスの "H" レベル電圧とホールド時間とに注意します。

桁数が多くなると駆動も大変になってきます。同図(c)は7セグメント \times 4桁の駆動用 ICです。この ICも "H"レベルに注意すれば,CPUに直結できます。桁数を拡張する場合,液晶の背面電極(バック・プレーン)が共通のものは同じ位相の信号を印加しなければなりません。図(c)の IC では内蔵の発振器間の同期をとることができます(同図(d))

▶液晶のダイナミック駆動回路 さて、以上はすべてスタティック駆動の例でしたが、 これ以上のセグメント数となると端子数だけでも大変なのでダイナミック駆動を考えます。 液晶のダイナミック駆動についてはいくつかの方式がありますが、前述のように直流印加 が不可能な点と応答の遅さとから、駆動はかなり大変です。そこで、ここでは専用の IC の 利用を紹介します。

図 4.26 は 5 × 7 ドット・マトリクスの文字表示素子を駆動するコントローラです。この コントローラ HD 44780⁽¹²⁾ はマイコン側からデータやコマンドを受け取り,内部の文字発生 ROM を参照し、液晶を駆動します。端子数の関係から、この IC だけでは 16 文字(5×8 ドット×16 文字)までの駆動しかできませんので、桁数を増す場合には駆動部分だけの IC (HD 44100 など)を追加します。 HD 44780 から HD 44100 へは液晶駆動用の直列信号が 送られます (なお、HD 44780 はフラット・パッケージです)

液晶表示器自身は比較的容易に大型のものが作れますが、このように駆動が大変なため 普及が遅れています。しかし最近では、白黒テレビに匹敵するドット数(2万ドット以上) のものが駆動用 IC 付きで入手できるようになってきたので、今後はもっと使用されるよ うになるでしょう.



この問題は避けられる)

図 4.26 液晶のダイナミック駆動回路

例 4-11 リレーの駆動

マイコンから高電圧・大電流の負荷をオン/オフしようとするとき、もっとも一般的 なのはリレーを使うことです。ただし、リレーは誘導性負荷であり、駆動には注意が 必要です。

一方、最近はラッチング型など各種のリレーが使われるようになってきました。これらの使い方についても触れることにします。

- ▶リレー駆動のための条件 出力インターフェースから見ると、リレーは誘導性負荷であって、ある程度電力も必要とします。 そのため、つぎの項目を満足する必要があります。
 - (1) コイルに必要な電力を供給できること.
 - (2) 必要な速度で電流をオン/オフできること.
 - (3) 電流オフの際に生じるサージ電圧を吸収すること、
- 一方,出力としてのリレー接点には何らかの電気回路が接続されるわけで,そちら側からはつぎのような点が要求されます.
 - (4) 電力用としては、充分な接点容量(電圧、電流)をもつこと。
- (5) 信号用としては安定な接点接触を保つこと (接触不良,チャタリング,接触電位などを含む).
 - (6) 必要な速度での開閉が可能なこと.

普通, (4), (5), (6)から, まずリレーを選びます。

リレーの接点で開閉できる電力 コイルを駆動するのに必要な電力×容積 (cm³)

をリレー効率と呼びます⁽¹⁵⁾が、最近はきわめて高感度のリレーが現れ、リレー効率も1000以上におよんでいます。また、外形寸法も小型化され、125V 2Aの接点容量をもっていても16ピンDIPのICと同じくらいの平面形で間に合います。

一方、駆動回路を内蔵したリレーや、有極リレーに IC を組み込んだ高速・高感度のリレーなども入手でき、リレーの選択も駆動回路の設計も、従来よりはるかに楽になってきました。

▶リレーの基本的駆動用回路 図 4.27 (a)に示すのは、30V 2 A の負荷を接続できるリレー駆動用インターフェースです。リレーは誘導性であり、そのままでは電流をオフした瞬間に高電圧を発生します。図中のダイオード D はそれを防ぐためのものです。同図(a)のTr をオフにすると、それまでリレーに流れていた電流は、そのまま D に流れますから、ダイオードはそれに見合った順方向定格のものを使用します。

なお、同図(a)のようにたんに逆並列にダイオードを付加した場合、リレーをオフにしようとしても時定数 L_r/R_r でしか電流が減衰しません。

これに対してオフ時間を速くするには、図 4.28 のような回路を使用します。同図(a)はダイオードに直列に抵抗 R_1 を挿入し、時定数を $L_r/(R_r+R_1)$ としたもの、同図(b)は非線形素子 (ここでは定電圧ダイオード)を挿入したものです。いずれもオフ時間を図 4.27 の数




図 4.27 基本的なリレー駆動回路

分の1にすることができます。 サニア 福田(ロン・サブドと) る 川東 (中央) 東 (中央) アノ 航き

▶各種リレーの駆動回路 図4.29 に示すのは微小信号負荷用としてリード・リレーを用いたものです。リード・リレーは微小信号に対しても安定ですが、接点の熱起電力が問題になるような箇所では発熱や接点間容量にも注意が必要です。また、リード・リレーの高速性を利用したい場合(リード・リレーは数 100Hz での開閉も可能)には駆動回路もそれなりに速度に注意します。

図 4.30 は有極 (2 巻線ラッチング) リレーの駆動回路です。以前は有極リレーは特殊な用途にしか用いられませんでしたが、最近では新たに高性能の小型有極リレーが開発され、ています。これらのリレーは高感度、高速で、常時電流を流しておく必要がないため低消費電力であり、自己保持作用があることから様々な用途が考えられます。

図 4.30 (a)は二つのコイル (巻線) を差動的に駆動する例ですが、CR を直列に挿入してあるので切換えの瞬間にはコンデンサの充電電流が短時間だけ流れます。定常状態では R






図4.29 リード・リレーの駆動




を通してわずかの電流が流れるだけです。この回路ではオン時に充分な電流・時間積が得られるように CR を選ぶことが大切です。一方、C が充電してしまわないと再切換えが不可能ですから、あまり早い周期でのオン/オフはできません。また同図(b)は、ワンショット回路を使ったもので、④点のレベルにしたがってリレーがオン/オフします。いずれの場合も、ノイズでリレーがオン/オフしないように注意が必要です。

図 4.30 ラッチング型リレーの駆動 中華 上部 田田 選集 コモカ



(b) ワンショットを利用した回路






図 4.32 接点の保護と雑音の防止

▶パワー・リレーの駆動回路上の注意 図 4.31 に示すのは 250V 15A 級のパワー・リレーの例です。パワー・リレーになると駆動電流も多く必要なかわり、速度はあまり必要ではありません。ただし、大電流・高電圧の開閉による雑音などがマイコン側に影響を与えないように考慮しなければなりません。

リレーの負荷が直流の場合,図4.32(a)のようなダイオードにより,リレー接点を保護するとともに,火花による電磁波の発生を抑えます。同図(b)は交流でも直流でも効果があります。

リレー自体は技術の進歩により小型化され、パワー・リレーであっても基板に載るようになりましたが、逆にパワー関係の配線が他の回路に近接して新たな問題が生じています。 図 4.32 (c)のような点を考慮して、インターフェースを介して雑音が混入するようなことがないよう注意すべきです。

例 4-12 アナログ信号の出力① アナログ・スイッチによる方法

マイコンからアナログ信号を出力するには、一般には D-A 変換器を使用します。ただし、必要とする分解能が低くてよい場合、いろいろな手法が使えます。


ここでは、6ビット以下の簡単なアナログ出力インターフェースの例をあげ、タイミングや絶縁についての考え方を説明します。

アナログ信号にも様々な種類がありますが、やはりつぎのような点に注目します。

- (1) 信号の形態とレベル
- 必要な精度 (2)
- (3) 必要な変化の速度

上記のうち、(1)と(2)とは付加する回路の工夫で何とかなりますが、例によって(3)が一定 になると、CPU では対応できません。たとえば、図 4.33 のようなファンクション・ジェネ レータでは、出力周波数は 100Hz オーダが上限でしょう。速いほうの例にはビデオ信号の 出力がありますが、これには一種の DMA を必要とします (第5章参照).

▶アナログ電圧出力回路 図 4.34 に示すのは数段階のアナログ電圧出力用インターフ ェースです。いずれもアナログ的に設定した電圧を切り換えるもので、同図(a)は2段階、 (b)は8段階(3ビット)のものです。







図 4.34 数段階のアナログ出力用インターフェース



アナログ・スイッチは微小信号に対しても接触不良やチャタリングの心配がなく、速度も $1\mu s$ 前後と高速です。ただし、オン抵抗やオフ時の漏れ電流が存在します。同図(b)の DG $508^{(14)}$ でも最大数 100Ω のオン抵抗があるので、高インピーダンスで受けるようにします。

もう一つの問題は、切換え時のタイミングです。DG 508 などのアナログ・マルチプレクサの多くは BBM (第3章コラム H 参照)動作です。両方のスイッチがオフになっている期間は数 100ns で、通常は問題ありませんが、とくに高速・低雑音が要求される場合は図4.35 のように過渡状態にも注意が必要です。

一方、MBBのスイッチでは、スイッチ間のショートに注意しなければなりませんが、過渡状態では中間の電位が出力されます。

▶アナログ出力をマイコンから絶縁する回路 つぎに、アナログ信号をマイコン側と絶縁したい場合の例を図 4.36 に示します。

図 4.36 (a)はアナログ・スイッチのかわりにリレーを用いたもので、もっとも簡単です。 ただし、リレーには接触不良、チャタリング、動作時間などの問題があります。図 4.36 (a) の DS 型リレーでは、最小適用負荷が 10μ A 10mV (DC) となっています (15)。しかし、オン




図 4.35 スイッチの切換えタイミング上の注意




図 4.36 絶縁されたアナログ出力用インターフェース

抵抗はアナログ・スイッチと違って数 10mΩ ですので、安定な開閉を望むには低インピーダンスで受けることです。この程度の小型リレーでは動作時間は数 ms, リード・リレーでは 1 ms 以下となります。チャタリングなどはこの時間内に収まると見て良いでしょう。

(b) フォト·カプラを使用した回路

リレーでは動作時間が遅すぎる場合、同図(b)のようにフォト・カプラでの絶縁を考えます。フォト・カプラでとくに高速型と断っていないものでは、数 μs の遅れがあります。

例 4-13 アナログ信号の出力②——D-A 変換器による方法

(a) リレーを使用した回路

アナログ信号の出力において、6ビット以上の分解能が必要ならば本物 (?) の D -A 変換器を使用します。

ここでは D-A 変換器の基本的な使い方と、高分解能・高精度を得るための注意とを述べます。

各ピットのディジタル・データに比例した電圧や電流を出力するには、D-A 変換器を用います。

市販の D-A 変換器のなかには、R-2R ラダー(コラムM参照)およびアナログ・スイッチだけから成るもの、基準電源や出力バッファを含んだもの、バス・インターフェース回路を含んだものなど、多くの種類があります。







図 4.38 分解能 8 ビットのアナログ出力



- ▶ CMOS を利用した A-D 変換回路 図 4.37 に示すのは非常に簡単な例です。CMOS のディジタル IC は出力が電源電圧いっぱいに振れるので、このような使用が可能です。ただし、出力インピーダンス($5\,\mathrm{V}$ 時に数 100Ω)の制限から、 $6\,\mathrm{U}$ ットが限界でしょう。
- ▶ D-A 変換器を使用した回路 これ以上のビット数では本物 (?) の D-A 変換器を使います。図4.38 は 8 ビットの例です。アナログ・デバイセス社の AD 7524⁽⁶⁾ は, AD 7523 に入力ラッチを設けたものと考えればよく、マイコン・バスへの接続が容易です。ただし、電源電圧が 5 V のときにしか TTL レベルとはならない点も 7523 のままなので注意が必要です。

ビット数がデータ・バスの幅 (たとえば8ビット) を越える場合, データを同時に印加できるよう注意が必要です (例 4-4 を参照).

図 4.39 に示すのは 12 ビットの例で、データ・バスを 2 回使うか、あるいはアドレスを 使用するなどして、12 ビットを同時に出力するよう努めます。

図 4.39 (a)の AD7545 は、内部に 12 ビットのデータ・ラッチ (エッジ・トリガの D フリップフロップ) をもっているので、外部回路は簡単です。

同図(b)は同時に符号の切換えも行っていますが、符号切換え用のスイッチと D-A 変換器との速度の違いが大きい場合(たとえばアナログ・スイッチのかわりにリレーを使用する場合)、アナログ出力に大きなグリッチを生じさせることになるので注意しなければなりません。

同図(c)は内部に2段のラッチをもつICの例です。ただし、このICはデータ・ホールド時間が90ns必要で、タイミング計算には手が抜けません。





図 4.39 分解能 12 ビットのアナログ出力





- ▶必要な精度を得るための注意点 さて、技術の進歩により最近では16 ビットの D-A 変換器でも容易に入手できるようになってきました。しかし、D-A 変換器が16 ビットであっても、アナログ出力としてそれに相当する精度(広義の)が得られるわけではありません。そこで、実際によく使われる12 ビット程度の D-A 変換器で、必要な精度が得るための注意点をあげておきます。
- (1) 基準電圧源の温度特性 D-A 変換器によって基準電圧源を内蔵したものと外付けのものとがありますが、いずれにしても温度特性には充分な注意が必要です (例 3-14 参照).
- (2) アナログ・グラウンドを分離する ディジタル・グラウンドとアナログ・グラウン





図 4.40 アナログ出力用インターフェースの構成例

図 4.41 直列転送を用いたアナログ出力用インターフェース



ドを分離することはもちろん必要です。ただし、それだけでなく、各アナログ出力信号は 外部機器側で差動で受けてもらうのが望ましいといえます(図 4.40).

とくに、1台のマイコンに A-D や D-A が何系統もぶら下がると、グラウンド間の電位差があちこちで生じます。これが許容できない場合は思いきって絶縁を考えます。その場合、バス全部をフォト・カプラで切ると本数が多いので、速度が遅くてよければ直列転送を考えます。図 4.41 (a)はデータを直列に入力する D-A 変換器の例です。RS-232C などで結んだ図 4.41 (b)の構成も、マイコンが安くなった現在、決して実現困難ではありません。

コラム | ロフリップフロップとトランスパレント・ラッチ

ストローブ信号によるデータのラッチ (固定) や、時分割バスからのアドレスの分離、あるいはデータの出力用として、Dフリップフロップやトランスパレント (透過型)・ラッチが使われます。たとえば、74LS373 はトランスパレント・ラッチ、74LS374 はDフリップフロップです。

これらは大体同じような用途に用いられ、用途によってはどちらでも使用可能な場合もあるため混同または誤用することがありますが、本当は両者は明確に異なります.

図 I.1 (a)は D フリップフロップ, (b)はトランスパレント・ラッチの動作です。前者が クロック信号 CK の立上り時点のデータを保存するのに対して、トランスパレント・ラッチはゲート信号 G が "H" の間は入力データをそのまま出力します。トランスパ

図I.1 Dフリップフロップと トランスパレント・ラッチとの動作






図1.2 74 LS 374 と 74 LS 373 との タイミングの違い



つぎに、具体的な使用法を示します。図1.3 は時分割バスからアドレスを分離するアドレス・ラッチ回路です。ここには、Dフリップフロップでもトランスパレント・ラ

図1.3 時分割バスからのアドレス分離回路



ッチでも使用可能ですが、後者のほうがアドレスが早く出力されます。

図1.4 に示すのは 6809 の出力インターフェースです。第3章で示したように 6809 は E (データ・ストローブ) の立上り時点ではデータが確定していません。したがって、ここにトランスパレント・ラッチを使うと、データの書換え時にデータ不確定の期間を生じることがあります。

コラムし セントロニクス型インターフェース

片方向の並列信号をハンドシェイクで転送するには、このセントロニクス型と呼ばれるインターフェースが代表的なものとなっています。とくに、プリンタやプロッタでは大部分のものが"セントロ"を自称しています。

いうまでもなく、この言葉はセントロニクス社製のプリンタの仕様との互換性を示します。ところが、実際には元祖との完全互換性のあるものはまれで、多くの製品は仕様の一部が共通しているに過ぎません。このことをつぎの4点に分けて考えてみます。

製品	メーカ	タイミングの仕様(単位 μ s 特記ないものは代表値)							
		分類	1	2	3	•	(5)	6	備考
A	1	A	0.5 以上	0.5~200	0.5 以上	S. els 161 10	250 以上	12 IJF	®=17 以上
В	2	A	1以上	1以上	1 以上			4 以上	
С	3	A	1以上	2 以上	1以上	160 IJF	800	40	2397
D	4	A	0.5 以上	-	0 以上			2~10	
E	5	A	0 以上	0.5 以上	(374)	0 IL	300 μs~ 200 ms		④ = 0.5 以 ⑧=6.5 以上
F	6	В	1以上	1~90	③ =1 以上	④ = 30 以上	60 以上	10	⑦ = 10, ⑧=0 以上
G	•	A	1以上	1-100	③ =1 以上	€ =0~0.5	100 以上	5~10	®=0 以上
н	7	С	1以上		20719			ETE	9=2 以上
1	8	В		0.5~2	-0		Tare	2	
J	9	В	1 以上	1以上	1以上	④' =100 以下		6-8	
K	1	A	0.5 以上	0.5 以上	NA COL		64~183	154 DF	8
L	10	A	0.5 以上	0.5 以上	0.5 以上			6	①=1000 以下 ⑦=0 以上

表 J.1 タイミングの分類


(1) コネクタやケーブルなどの機械的仕様

過半数の機器はセントロニクス社と同じ DDK36P のコネクタを採用しています。しかし、勝手なコネクタを付けても "セントロ"を自称しているものがあります。


ケーブルはすべてツイスト線を使うことになっていますが、実際には平行フラッ (2)ト・ケーブルが使われることが多いようです。短距離ならばこれでもかまいませんが、 望ましくはありません。

しかし、コネクタやケーブルについては、違いが目に見えるものだけに、付属のも のを使う覚悟さえあれば、問題となることは少ないといえます。

データ (8 ビット) とハンドシェイク用の信号 (3本) とだけではなく, セントロニクス社のものにはリセット, 紙送り, 紙切れなどを示す信号が何本か付属していま



(A):BUSY/READYの立下りよりもACKの立下りのほうが早いもの (B):BUSY/READYの立下りよりもACKの立下りのほうが遅いもの



す. これらのうち付属の信号については完全に同じであるものが少数派です. しかし, これもとくに問題とはなっていないようです.

印字、改行、改ページ、倍幅文字などの指令には、ASCII のうち制御コード (00H ~1FH)を使用しますが、これもまた、機器により違い、これについてはぜひとも ISO や CCITT の取り決めにしたがった適切な使い方を定めてほしいと思います。 ただし、これも主としてソフトウェア上の問題ですから、本書では深入りしないことにします。

(4) 信号線の電気的仕様およびタイミング 3 3 3 8 8 8 3 4 4 5 5 8 9 5 6 9 4 6

本コラムで詳しく取り扱いたいのはこの点です。とくに重要なデータ線および3本のハンドシェイク線の直流特性とタイミングとに限って調べてみます。

まず、外部機器の入力側(データおよび STB)の直流特性では、シュミット入力のバッファに GPIB 並の終端を施してあるものから、コントローラ(8041 や 8048 系、あるいは 3870 などの F8 系が多い)の MOS 入力に 10kΩ くらいの軽いプルアップ抵抗をつけただけのものまであります。同一筐体への組込み用のものを別にして、ちゃんとした終端をつけるとともに送り出し側も充分な駆動能力をもたせることをおすすめします。

つぎに外部機器からの出力側(\overline{ACK} および BUSY/ \overline{READY})については、ひどいものはコントローラの出力線を直接出しているものもありますが、これではマトモな終端は不可能です。できれば $IoL \ge 16$ mA (VoL = 0.4 V)以上の駆動能力がほしいところです。

最後に、タイミングの問題を調べてみます。表 J.1、図 J.1 に示すのは手持ちの資料のなかからプリンタやプロッタの入力タイミングを集めたものです。

これだけバラバラのものを "セントロ"の一言ですませてしまったことにも感心しますが、なかには取扱い説明書にも仕様書にもタイミングについての記載が存在しない製品もあり、恐ろしくて使う気になれません。 。

今後は GPIB (IEEE-488) との互換性のあるものが増えてくるとは思いますが, 当分は "セントロ"の文字に振り回されそうです.

コラムK CPU を選ばない万能 I/F は可能か ①

-8ビット汎用 CPU

家電用の4ビットのシングルチップ・コンピュータから、メインフレーム用の32ビ

ット CPU まで、すべてに接続できるものを作るのは現実的ではありません。しかし、現在、制御用やパーソナル・コンピュータ用として使われている何種類かの代表的 CPU については、どの CPU にでも接続できるようなインターフェースを考慮しておけば非常に便利です。まず手始めに、8 ビットの汎用 CPU (Z80, 6809, 8088 など) について考えてみます。

●データとアドレスとは多重化されているか?

上記3種の中では8088が時分割バスとなっています。このほか、8048やZ8などのシングルチップ機はたいてい時分割バスです。COSMAC (RCA, 1802系) はアドレスだけの変則時分割バスです。

ただし、これはアドレス・ラッチを設けてアドレス・バスを分離しておけば、たい した問題ではありません。

●アドレス空間の違い

6809 は 64K バイトの単一アドレス空間, Z80 や Z8 はメモリ領域と I/O 領域とに分かれた 128K バイト, 8088 (ミニマム・モード) はメモリ領域 1 M バイトおよび I/O 領域 64K バイトなど, CPU によってアドレス空間が異なります.

ここで非常に残念なのは、Z80のメモリ領域と I/O 領域とを区別する信号が、他のアドレス信号と異なるタイミングで出力される点です(後述).





図 K.1 共通インターフェース――その1



6809 は E (および Q) および R/W, Z80 や 8088 は RD および WR C, これは互いに変換可能です。他の CPU の多くも、このいずれかに分類できます。

ところが、先程の問題がかかわってきて話が面倒になっています。すなわち、メモリ領域と I/O 領域を区別する信号を、アドレス線とみなすか、データ・ストローブ線と見なすかによって、図 K.1、図 K.2の2種類の形式に分けざるを得ません。

ちなみに、8080 の時代に登場した S-100 バスなどは図 K.2 の形になっています。しかし、統一的アーキテクチャを考えると、図 K.1 の形のほうが望ましいと思えます。

さて、図 K.1、図 K.2 のような簡単な変換を行った場合のタイミングですが、LS タイプの TTL や HC タイプの CMOS を使った入出力インターフェースに対しては速度的にもある程度の余裕があります。

ただし、メモリはタイミング的に相当厳しくなりますから、注意が必要です。

コラムL CPU を選ばない万能 I/F は可能か ② MOTEL

古くは 8080 A 対 MC 6800, 最近の高性能 8 ビット機では 8088 対 6809, シングルチップ分野では 8048 対 6805 など, インテル社とモトローラ社はライバル関係を続け




図 L.1 制御信号の違い 図 L.2 MC 146818 の MOTEL インターフェース部分





図 L.3 時分割バス用の IC を分離バスに 接続する1例



ています。

ハードウェアの観点からは、インテル社がRDとWRとの2本のデータ・ストロー ブ信号を使っているのに対して、モトローラ社はE(古くは ø2)と R/W とを使ってい ます. これはシングルチップ機から32ビット機に至るまですべて同じです。

この両者を自動的に判別してしまおうというのが、"MOTEL" (Motorola-Intel)と 呼ばれるインターフェースです

図 L.1 に両者の信号を示しますが、バス・サイクルの開始点に注目すると、モトロ ーラ型のE信号が必ず"L"であるのに対して、インテル型の \overline{RD} 、 \overline{WR} はともに必ず "H" であることがわかります。

図 L.2 に示すのは MC 146818 の MOTEL インターフェース部分です. この IC はバ ス・サイクルの開始を判定するのに ALE(アドレス・ストローブ)を使っているので、 データとアドレスとが分離されている 6809 や Z80 には直結できません。しかし、6805 や8048 などのほか,8085,8088,Z8 などにも接続可能で,使用できる範囲はかなり 広いといえます。


さて、せっかく時分割バスに直結できるように作られた IC なのですが、それを 6809 や Z80 に接続したいという質問が必ず出てきます。それに対するもっとも簡単な方法を図 L.3 に示します。CPU からは必要なアドレスを出力してからデータの読み書きを行うようにします。


コラムM R-2R ラダーと D-A 変換器

従来, D-A 変換方式として主流を占めていたのは,電流加算型と R-2R ラダー型です (図 M.1). 乗算型 (基準電圧に比例した出力が出る) D-A 変換器の場合, R-2R 型のほうが使いやすいこともあり、最近の D-A 変換器では R-2R 型を多く見かけます。

R-2R型には電流出力と電圧出力との2通りの使い方があります(図 M.2). いずれも OP アンプによってインピーダンス変換を行う必要がありますが、図に示すようにその接続方法が異なります。とくに、電流型では基準電圧と OP アンプ出力との極性が

図 M.1 D-A 変換方式








図 M.3 比例分割型 D-A 変換器の原理

逆になる点に注意して下さい。最近の CMOS 構造の A-D 変換器はどちらの使い方もできるものが多いのですが、内部のアナログ・スイッチの構造によっては、電流出力でしか使えないものもあります。

一方,最近の D-A 変換器や A-D 変換器(逐次比較型では内部に D-A 変換器を持っている)のなかには、従来の R-2R 型とは異なるものが現れました。図 M.3 に示したのはその例で、原理的には非常に簡単です。ただし、抵抗やアナログ・スイッチが多量に必要ですが、IC 技術の進歩により、問題となってはいません。

これ以外にも,R-2R 型と同じ構成で R-nR ($n \neq 2$) 型としたものがあります.このような回路で D-A 変換を行うと,ディジタル入力値とアナログ出力値とは比例しませんが,入力信号を ROM に印加して値を変換して問題を解決しています.



図M.3 比偏分割型 D-A 安後器の原理

遊になる点に出意して下さい、最近の CMOS 構造の A-D 実換器はどちらの使い方もできるものが多いのですが、内部のアナログ・スイッチの構造によっては、電域出力でしか使えないものもあります。

一方、最近の D-A 変換器や A-D 変換器(遂次比較型では内部に D-A 変換器を持っている)のなかには、従来の R-2R 型とは異なるものが現れました。図 M.3 に示したのはその例で、原理的には非常に簡単です。ただし、抵抗やアナログ・スイッチが多量に必要ですが、IC 技術の進歩により、問題となってはいません。

これ以外にも、R-2R型と同じ構成で R-nR (n+2) 等としたものがあります。このような回路で D-A 変換を行うと、ディジタル人力値とアナログ出力値とは比例しませんが、人力信号を ROM に印加して値を変換して問題を解決しています。

第5章

高度な入出力インターフェースの設計

前章までは基本的な入力および出力インターフェースについて述べました。しかし、よく用いられるインターフェースのなかにも、第3章または第4章に書ききれないものが少なくありません。それらは、つぎのような理由によるものです。

- (1) 映像信号のように、マイコンのソフトウェアでは対応しきれない高速のデータ転送を必要とするもの。通常、このような場合は DMA (直接メモリ・アクセス) を用いる。
- (2) IEEE-488 (GPIB) のように、専用のインターフェース用 LSI を用いることにより、容易に所定の仕様を実現できるもの。IEEE-488 のほか、同期・非同期の直列通信回線 (RS-232C など) もこれに含まれる。

以上のうち、映像信号は市販マイコンの標準的な出力として、また IEEE-488 や RS-232 C は標準的な入出力として、ほとんどのものに装備されています。このほか、今後普及しそうな高速 LAN(ローカル・エリア・ネットワーク;Ethernet はその代表的なもの)は、(1)、(2)の両方に該当します。また、音声認識や音声合成もこの範ちゅうに入ります(図5.1)。


これらの処理のなかには以前はマイコンではまったく不可能なものもありましたが、マイコンのハード、ソフト両面の進歩により、あるいはアルゴリズム(手法)の進歩により、着実にマイコンで処理できる範囲が広がりつつあります。また、図 5.1 の範囲をさらに越える高次元の配列演算なども、机の上に乗るようなシステムで実現できるようになると思われます。

さて、余談はさておき、このような (ソフトウェアだけでは対抗できない) 処理を行うには、つぎのような点を考慮する必要があります。

(1) 高速の処理には DMA


汎用の CPU (Z80 など) では、外部信号に対してもっとも速く応答できるのは DMA で

図 5.1 高度な入出力インターフェースの例



変更とするまというのなかにも、 ある 章主だは類 4 難に 訴さきれないものが少

図 5.2 ソフトウェア制御による直列通信



「RS-232Cのターミアル型の場合) TAMELION ASTAMA ASTAMA (b) ソフトウェアの概要

上記 DMA の制御のほか、各種の通信、映像信号の入出力、音声の認識や合成などの仕事には、専用の LSI が発表されています。可能でさえあれば、これらの IC を使うのが得策です。ただし、これらの IC を CPU に接続するには、両者の仕様を充分に検討する必要があります。

どうしても処理が間に合わなければ、複数 CPU を使って分散処理または並列処理を行います(もっとも、前項の専用 IC の内部は、多くの場合シングルチップ・コンピュータとなっており、広い意味では分散処理といえる)。この場合、CPU 間のデータ転送方法が決め手となります。

本章では、このような入出力インターフェースからいくつか例をあげて説明します。

5.1 直列通信回線のインターフェース 中本または300 ま屋後の2倍で湯

例 5-1 直列诵信回線

直列通信回線にも "たれ流し (ハンドシェイクを行わない)" 式の低速のものから、10Mbps を越える LAN (ローカル・エリア・ネットワーク) までありますが、ここではマイコンに装備されることの多い非同期 (または調歩同期) 式のものを考えてみます。

図5.7 専用 にを用いた直列通信回籍

図 5.2 に示すのは直列非同期通信をソフトウェアで行おうとするものです。図の例ではデータ (T_xD, R_xD) と CTS および RTS とだけを扱っていますが,これ以外の制御信号が必要ならば,それらもソフトウェアで処理します。同図(b)にソフトウェアの概要を示しますが,Z80A を 4 MHz で使用した場合,このような半二重的な使い方で 4800bps くらいまでは充分に実用になります。ただし,送受信を行っている間,CPU はそれに専念する必

^{*} サイクル・スチールとは,CPU が行うバス・サイクルの間隔をぬって,外部機器から DMA を行うこと.


要があります。またの常展をおかし日の、合品の公司ときねーキストルでトサースとなった

図 5.3 に示すのは直列通信回線用の IC (インテル, 8251A) (4)を使用したものです。8251 A は同期・非同期いずれのモードにも使用可能で、比較的広く使われています。なお、この手の IC としては UART (ウェスタン・ディジタル社、1602 タイプ) や MC6850/52 (モトローラ社)、Z80 SIO や DART (ザイログ社) などが使われていますが、LAN が広まるにつれ、高機能の IC が続々と登場しています。

なお、8251A の \overline{RTS} 、 \overline{DTR} はたんなるビット単位の出力線、 \overline{DSR} はビット単位の入力線ですから、名称のとおりに使用する必要はありません。

▶電流ループの例 つぎに、通信回線側とのインターフェースについて述べておきます。通信回線としては古くは電流ループが使われていました(図 5.4(a),(b))). 電流ループは古くさいように思われるかもしれませんが、低速 (1200bps 以下) での長距離通信には、雑音に強く費用が安いため、今でも使われています。 同図(a)はよく使われる 4 線のものです。長距離を低費用で引っ張るのなら、同図(b)のように両端局に電源を設け、全部で 2 本の電線で引くのが望ましいといえます(1).

▶ RS-232C の例 図 5.4 (c), (d)は RS-232C の例です。(c)は専用の IC を用いたもの, (d)



は OP アンプを用いたものです。RS-232C は 3 k Ω の受端インピーダンスに \pm 3 V の電圧があればよく,短距離ならば(d)の OP アンプでも使用可能です。

さらに手を抜いたのが同図(e)で、これは相手側から送られてきた信号を整流して負側の電源としています。これは送り出し側の電圧が±9 V 以上で距離5 m 以内ならば使えないことはありませんが、本格的な使用には耐えませんので念のため。

RS-232C の後継仕様として RS-422/423 が使われようとしています。これらについては

図 5.4 通信回線用インターフェースの例 +12V_ 3.3k\$ 470Ω 25C 2785 TxD-+5V ₹330Ω 3.3k≥ RxD. 2SC 2785 12k のこと) (a) 電流ループ (b) 長距離の場合の電流ループの構成例 +12V -12V LF353など 出力-TxD RS-232C 12k RxD 出力 3.3k RS-232C +1.3V-(d) OP アンプを用いた例 MC1488 +5V+ 1.8k≥ 2N2907 100p×4 1.8k 整流して得た負電圧 1.8k≥ +5V 入力 1.8k≸ -RxD 10 и 1N914 2N2222 1N914 MC1489A (c) RS-232C 用ドライバ/レシーパの例 (e) 相手側の信号を用いる例(16)

専用のドライバやレシーバ IC を使うのが無難です (第3章, 第4章を参照).

なお、RS-232C などの規格では電気的仕様のほか、コネクタの機械的仕様も細かく決まっています。使用される前に、参考文献などでよく調べること(たとえば『トランジスタ技術』、1983年12月号を参照)が必要です。

5.2 映像信号のインターフェース

例 5-2 映像信号の出力

映像信号は2次元の情報を直列化して1本の信号で送ることができ、モニタ・テレビ (CRT) に映像化すれば視覚に直接訴えられるため、非常に広く用いられています。 市販のパーソナル・コンピュータでも、標準的な出力装置といえば CRT でしょう。また、文字多重放送をはじめとして、いわゆる "ニュー・メディア"の中心となるのも映像信号です。しかし、マイコンにとっては 10MHz もの帯域をもつ映像信号を直接に入出力するのは大変で、多くの場合、DMA を含めてかなりの量のハードウェアが必要となります。

映像信号を出力するには、一般には VRAM (ビデオ RAM) と呼ばれる方法を使います。これは、CPU から見ると通常のメモリとして読み書きでき、映像信号を得るにはリフレッシュ・アドレス発生器からの信号によって一種の局所的な DMA を行おうとするものです。

以前はリフレッシュ・アドレス発生のために、数十個の TTL を使ったものですが、最近は高機能の CRT コントローラ (CRTC) が多く出回っており、特殊な用途を除けばそれを使うのが簡単です。

- ▶ CRTC の種類 CRTC の種類は非常に多いのですが、メモリの制御方法に関しては図 5.5 の 2 種類に大別できます。(a)は CPU のアドレス空間にメモリを置くものです。表示内容(VRAM の内容)は、CPU から直接に読み書きできます。
 - 一方, (b)は高機能の CRTC に多く見られるタイプで、メモリと CPU とが分離されてお

り、CPU からのメモリの読み書きは CRTC を介して間接的に行います。そのかわり、線分や円弧を引く仕事は CRTC 側で面倒を見てくれます

▶文字表示用とフル・グラフィック用 文字表示用でもフル・グラフィック用でも回路 の構成は本質的には同じ(文字表示用では文字発生器(キャラクタ・ジェネレータ)が付く程度)ですが、メモリ量に差があります。

すなわち、文字表示用としては標準規格(後述)の CRT では1画面あたり英数字 2000 文字程度が限界ですので、メモリも1画面あたり 2 KB あれば済みます。ところが、フル・グラフィック用では最低でも8~16KB、高度なものでは 256KB~1 MB のメモリを必要とします。普通の8~16 ビットの CPU にとって、これだけのメモリをアドレス空間に置くのは負担が重いので、フル・グラフィック用としては図 5.5 (b)の構成が多く使われます。

図 5.5 CRTC とメモリとの構成
リフレッシュ・アドレス
メモリ
CRTC
データ・バス
アドレス・バス
アドレス・バス
(a) メモリをCPUのアドレス空間に置くもの
(b) メモリをCRTC が管理するもの

表 5.1 映像信号のタイミング

水平周波数	15.75k H ₂
垂直周波数	60Hz
走查線数	525本*

^{*}飛越し走査を行った場合で,1フィールドあたり262.5本となる. 飛越し 走査をしない場合262本でもよい.

1行あたりの 表示桁数	80	64	40
水平総文字数	130	109	65
ドット周波数	14.318MHz	12MHz	½×14.318MHz


¹文字の構成…5×7ドット,字間2ドット 垂直周波数…60Hz


⁽a) NTSC規格

走査線数…262本(飛越し走査なし)

⁽b) 文字表示用のタイミング例

図 5.6 映像信号の出力





行、物体の面積を求める回路です。

▶映像信号の規格 市販のパーソナル・コンピュータでは、高解像度用と銘打って特殊な規格の専用 CRT を使うものがありますが、一般には RS170 など、既存の規格に合った CRT を使うほうが良いでしょう.

RS170 のタイミングは白黒かカラーか (NTSC), などにより細かく定まっていますが, 単にモニタ・テレビ (CRT) に映すためならば,表5.1(a) (155ページ参照) を目安とすれ ば良いでしょう. 明るさの階調をつけないのならば飛越し走査はしないほうが見やすく, 走査線数は 262 本とします.

とくに、文字表示用を考えるとこの規格と1行あたりの文字数とから各タイミングは一 意的に決まってしまいます。その例を表5.1(b)に示すので参考として下さい。

なお、CRT は多少のタイミング誤差(数%)があっても平気ですが、VTR (ビデオ・テープレコーダ)などのビデオ機器ではもっと厳密に規格通りの信号でないと作動しないことがありますので念のため。

▶文字表示用の映像信号出力インターフェース 図 5.6 (156, 157ページ参照) に示すの は産業用の文字表示用インターフェース基板の例で、日立の CRT コントローラ HD46505 S⁽¹¹⁾ を用いています。この IC はE入力の立上りに対して R/W 信号にセットアップ時間が 必要で、Z80 など 68 系以外の CPU に接続するにはE信号を少し遅らせる必要があります。

例 5-3 映像信号の入力

映像信号は非常に多くの情報を含んでおり、図形などを取り込むには有用です。しかしサンプリング周波数が 10MHz 程度になりますから、かなりハード的な処理が必要です。

映像信号を出力する装置としては、テレビ・カメラのほかに、VTRやビデオ・ディスク、あるいは放送受信用のチューナなどがあります。これらのなかには外部から同期をかけることが可能なものと、そうでないものとがあります。外部同期をかける場合と、そうでない場合とでは、処理の方法が若干異なります。

図5.7 に示すのは、外部同期をかけた工業用 TV カメラの出力を用いて、画面に映った白い物体の面積を求める回路です。

このような回路では同期信号発生用の IC を使うのが簡単です。しかし、使い方や入手

が容易なものは多くありません。図 5.7 で使ったソニーの CX2930A は、14.31818MHz (3.579545MHz×4)の水晶発振子を接続すれば NTSC (PAL, PALM, SECAM も可) 規格の同期信号を出力します。電源も +5V で使いやすいのですが、パッケージがミニフラット型で試作に不便なのが欠点です。

画面の 1 ドット(画素) の縦横比を 1:1 にするには、走査線数 262.5 本に対してドット・クロック周波数を約6MHz とします。ここでは、74LS132 によるヒステリシス発振器





図 5.8 映像信号から水平・垂直のアドレスを作る方法



を使っていますが、電源電圧や温度が変化すると、周波数が最大で数%変動します。もし高い精度を必要とするならば、PLLを使って 14.318 MHz と同期させるのがよいでしょう。

図5.8 に示すのは、外部同期をかけられない装置からの映像信号の入力方法です。この場合は、映像信号から同期分離を行い、そのなかから垂直同期信号を抽出し、場合によっては飛越し走査の各フィールドを区別しなければなりません。

図 5.9 (a)に示した垂直同期検出回路はディジタル的なもので、同図(b)のローパス・フィ





図 5.10 他の映像信号とマイコンからの映像とを重ね合わせる



ルタ型のものに比べて簡単で確実です。水平のドット・クロックを与えられた映像信号に 追従させるには、PLL が必要となります。

図 5.8 の回路を用いて図 5.10 のような構成とすれば、外部の映像信号とマイコンで作った画面とを重ねることができます。画面を重ねる機能を含んだ CRT コントローラ用 IC もありますが、図 5.10 の構成とすればドット数などが好きなように設計できます。

5.3 分散処理のインターフェース

例 5-4 分散処理 (複数 CPU システム)

マイコンにとってもっとも苦手な高速かつ並列的な処理を行うには、複数 CPU システムを考慮します。 CPU の価格が非常に安くなった今日、仕様 (部品数など) が許すのなら、仕事を細かく分割したほうがシステム構成はむしろ単純です。

ここでは、簡単な例として共通バスをもたない複数 CPU システムの CPU 間のやりとりについて説明します。

たとえば、DMA を用いて映像信号を出力する場合、実効的な処理速度は半分程度に低下します。とくに、外部からの割込みなどに対する応答速度が悪化し、ただでさえ不足がちなマイコンの(見かけの)速度を一層低下させています。これを防ぐ手段はいくつかありますが*、ここでは複数 CPU システムを考えます

図 5.11 に示すのは分散処理を大幅に取り入れたシステムの概念図です。これは複数 CPU システムとしては非常に簡単な構成で、とくにデータの流れが単純なため、ハードウェアの設計も容易です。

図 5.12 に示すのは実際の例で、入力処理部は外部クロックに応じ、20µs 以内に外部からのアナログ信号を取り込む必要があります。マイコン(ホスト)側はそのデータを処理するとともに、画面にデータを表示します。

低価格帯の市販パーソナル・コンピュータでは、DMA オーバヘッドが加わり、20μs の 応答時間は実現できません。また、ハードウェアだけで構成するのも結構大変です。そこ

^{*} 画面用のバッファ・メモリを設け、実質的な DMA オーバヘッドを下げることが多い。

でこの例では、スレーブ CPU はデータの入力だけを受け持ちます。 つまる のかとり

2個の CPU のデータ転送は、同一のメモリに対して両方の CPU から同時に読み書きを行う可能性がなければ比較的簡単です。 3 海陽本 6 4 5 01.8 図 7 7 間 2 機関 8 8 8 図

図 5.13(a)に示すのはもっとも簡単なもので、一方からは出力ポート、他方からは入力ポートと見なせます。 双方向のやりとりが必要な場合、これを 2 組設けます。この回路では、

図 5.11 分散処理化を図ったシステムの例(各 CPU のバスは共通でないもの)





図 5.12 複数の CPU を使った簡単なアナログ入力インターフェース






図 5.13 複数 CPU 間のデータのやりとり(一方向のもの)

書き込み中に他方からデータを読み出した場合,データが保証されませんから注意が必要です。

同図(b)に示すのは FIFO⁽⁹⁾ を使ったものです。この回路の利点は、読出し側と書込み側とがまったく非同期的に作動してもデータが失われないことです。ただし、FIFO が満杯になればダメなので念のため。

より複雑な分散処理を行う場合、バスを共有することになります。この場合は各 CPU のバス使用タイミングを調停する手段が必要となります。本書ではこれには触れませんが、バス調停用の IC も作られており、今後はそのようなシステムも増えると思います。




図5.13 複数 CPU 能のデータのやりとり(一方向のもの)

Caromer-fidución (a)

書き込み中に他方からデータを読み出した場合。データが保証されませんから注意が必要です。

開閉的に承すのは FFOでを使ったものです。この回路の利点は、旅店し面と書込み倒と がまったく非開閉的に作動してもテータが失われないことです。ただし、FEO が満杯にな ればぞよなので会のため

より複雑な分散処理を行う場合、バスを共有することになります。この場合は各 CPU の バス使用タイミングを調停する手段が必要となります。本書ではこれには触れませんが、 バス網修用の EC も作られており、今後はそのようなシステムも増えると思います。

第6章

入出力インターフェース・ユニットの実際

第3章~第5章では個々の入出力インターフェースの設計法を説明しました。実際のシステムでは、以上の方法をもとにして必要とされる入出力インターフェースを設計すれば良いのですが、似たようなインターフェース回路を毎回設計するのも大変です。そこでメーカの多くは各種の標準ユニットを用意しており、必要に応じてそのユニットを組み合わせ、システムが構成できるようにしています。

これらのユニットの中には、出てロナての田本一や劇造はフや見れず、すまの古ます人

- (1) 特定のパーソナル・コンピュータの拡張スロットに差し込むためのもの。
- (2) 業界標準規格に従っていて、他社のものとも任意の組合せが可能なもの。
- (3) 同一シリーズの基板との組合せしか考慮していないもの。 などがあり、基板やコネクタの形状、信号線の電気的な規格などが、各々に定められています。

- (1) Z80 CPU を使い,実績のある(いわゆる"枯れた")ハードウェア/ソフトウェアを利用できる.
- (2) ソフトウェアの負担をなるべく少なくするよう考慮してある。 対処 USO 1.0
- (3) 入出力の多くはメモリ・マップとなっており、割込みは通常は使わない。

これらの点から、特定のパーソナル・コンピュータ用の入出力モジュールなどとは設計 方針が異なっていますが、現場での入出力インターフェースとして参考になる部分が多い でしょう。

分 類	内容	
CPU基板	CPU,メモリ,デバッグに必要な入出力など	
入出力基板	絶縁されたディジタル入出力(各16本)	
	アナログ入力(8ビット×8チャネル)	
トの実際	アナログ出力(12ビット×4チャネル)+ディジタル入出力	
	スイッチ読込み用(16回路×16接点)	
	遠隔操作用(スイッチ, LED, ポテンショメータなど)	
	その他数種類(表示用など)	
メモリ基板	28p スタティック・メモリ×8個 (ROM/RAM兼用, 最大64Kバイト)	
スレーブCPU基板	直流モータ制御用の入出力を持つスレーブZ80	
その他	映像信号の取込み用、VRAMなど、数種類	

表 6.1 ユニット基板の1例

●全体の構成 第六章の3.2 を開発的図書を器向スータマーをくとされるようは、25.2 できまっている。

このシリーズに含まれる基板の1例を表 6.1 に示します。一般に、ロボット制御などのシーケンサ的な応用では、リレーやスイッチ類、あるいはオープン・コレクタの入出力が大半を占めます。それ以外では直流サーボ用のアナログ出力と、表示関係(LED、液晶、または CRT モニタ)出力とがあれば、ほとんどの場合に間に合います。

一方,プロセス制御に使う場合はアナログ入力が重要となります。これは低速・高分解 能(12~14 ビット,毎秒10回程度)と,高速・低分解能(8~10 ビット,毎秒10,000回程度)との2種類が必要です。

6.1 CPU 基板 ふるアリ製造であるすうが使うべるなる思身ので元ですでく。(8)

CPU 基板 (付図 6.1 に全体の回路図を示す) はすべての装置に少なくとも 1 枚は使用され、大半の用途では"心臓部"となります。したがって、CPU 基板の設計は、このようなユニット基板のシリーズを構成する際、非常に重要となってきます。

● CPU 基板の特徴

CPU 基板の中心はいうまでもなく CPU です。このほか、一般にはクロック発振回路、 リセット回路、バス・バッファなどが必要となります。

本来,このようなユニットのシリーズでは、メモリや入出力インターフェースを別々の基板とし、用途に応じてそれを組み合わせるような使われ方をします。したがって、CPU基板にはメモリや入出力インターフェースは載せなくても構いません。

しかし、どのような用途でも多少のメモリは必要 (RAM なしのシステムはあり得るが、ROM なしは一般にはあり得ない)ですし、最低限の標準的な入出力インターフェースはデバッグや小規模の用途に便利です。このため、この基板にはメモリと若干の入出力インターフェースが設けられています。ただし、これらはデバッグや割込みなど特殊な用途に使われることを主眼としており、他のインターフェース基板とは設計が若干異なる点に注意して下さい。

K バイト)が全盤で、この基板に実装できるメモリも 2716× 2 ± 6116× 1 **気観の UPO ●**

このシリーズは、シーケンス・コントローラ的な用途、あるいはプロセス制御用などを 主眼としています。これらの用途では処理速度はさほど重要ではありません。むしろ、簡 単かつ確実なハード/ソフトで動作することが要求されます。

この基板の設計時点 (1982 年) ではハード/ソフトともに使用実績があり、かつ開発環境の整った CPU としては Z80,8085,6802 などの汎用 8 ビット機しかありませんでしたので、その中から Z80 を使用しました。その後、Z80 は (その高速版 Z80A,Z80B を含む)各社で量産され、安定かつ安価に供給されました。

しかし、これから CPU 基板を設計するのなら、シングルチップ・コンピュータ (8048/51, Z8, 6301 など) を使って部品数を減らすか、より高機能の CPU (8088, 6809 など)を使って性能を稼ぐかを選ぶ必要があるでしょう.

●メモリ

CPU 基板にメモリを載せるか否かは意見の分かれるところです。しかし、ROM や RAM が各々 2 K バイトずつもあれば充分かつ簡単な用途は少なくありません(むしろ、大半の 用途がその程度だといえる)。そのような場合に CPU 基板単体でも用がすむよう、この基板には 28 ピンのスタティック・メモリ用のソケットが 4 個用意してあります。

設計時点では ROM は 2716(2 K バイト)や 2732(4 K バイト)が,RAM は 6116(2




図 6.1 アドレス・デコーダの構成

Kバイト) が全盛で、この基板に実装できるメモリも 2716×2+6116×1 (ソケット1個は予備) の合計 6 Kバイトといったところでした。しかし、メモリの進歩は早く、1984年の段階では ROM、RAM ともに 8 Kバイト型 (2764、6264) が主流となり、CPU 基板上に 24Kバイト (1個は予備) が実装できるようになりました。これはかなりの量で、ほとんどの用途でメモリ基板は不用となっています。

なお、使用するメモリ (ROM 2716/2732/2764、RAM 6116/6264 の各型) およびそのアドレスは、ジャンパ (ショート・ピン) で選択できるようになっています (図 6.1)

●直列通信回線 (RS-232C インターフェース) る * 1826 を 232 USD されまた。」 45 J


この基板には 8251A を中心とした RS-232C インターフェースが設けられています (図 6.2). 実際の応用では直列通信回路を使わない場合もありますが、デバッグの際、このような標準的なインターフェースがあると標準のモニタ・プログラムが使用でき、非常に便利です (ハード/ソフトのデバッグの手順については巻末も参照して下さい).

図からおわかりのように、この基板では 8251A のクロックと CPU のそれとが共通になっています。これは、設計が古くクロックとして 2.5MHz (ボーレートの関係から 2.4576 MHz を使うことが多いが)を主眼としていたためです。 CPU に Z80A を使い、クロックを 4 MHz にするには、2 分周した 2 MHz のクロックを 8251A (および Z80A CTC) に与えるのが適当です(図 6.3 を参照)。

また、ボーレート用のクロックは Z80 CTC から、8251A の TxC、RxC に与えています が、この信号はフリップフロップ (74LS74A) で 2 分周してあります。これは、Z80 CTC の出力が細いパルス状であってそのままでは 8251A のタイミング規格を満足しないため です。

図 6.2 RS-232 C インターフェース部分 8251A **Z80 CTC** RxD CTS RxC ZC0 TxC D TxD CLK RTS MI **CPU** Ø RXRDY INT 該当信号 IORQ RD CS RD WR Do-7 常にアクティブな信号。相手側のDCDなどに使用することが デコーダより データ・バス デコーダよりバス

図 6.3 クロック 4 MHz での変更点



RS-232C 用のレベル変換にはポピュラーな 1488/1489A を使用してあります。また、ドライバ側に必要な±12V の電源はカードエッジ・コネクタを通して外部から供給します。

●並列インターフェース

意外に思われるかもしれませんが、この Z80 PIO を使った並列インターフェースはほとんど使われることがありません。しいて使われる場合を掲げると、基板上の DIP スイッチの状態を読む必要のある場合と、 Z80 PIO を通して割込みをかける場合くらいなものでしょう。この部分があまり使われないのは、次のような理由からです。

- (1) Z80 PIO の出力は、そのままでは長いケーブルを駆動できない。
- (2) 必ず初期設定を必要とする。これは手間がかかる以外に安全性(入出力を間違えたりした場合に危険)の面で問題がある。
- (3) シーケンス・コントローラやプロセス・コントローラなどの用途では多数のディジタル入出力を必要とする。このためディジタル入出力専用の基板 (後述) を組み合わせて使うので、CPU 基板で入出力を行う必要がない。

したがって、この部分は全く省略してもとくに差し支えはありません。ただし、このシリーズでは CPU 基板以外の基板は原則としてメモリ・マップトになっており、Z80 CPU の割込み機能をフルに使うには不便です。そのため、この Z80 PIO を割込みコントローラ的に使用すると便利なことがあります。

●その他

マザー・ボードに差し込み他の基板と組み合わせて使うため、データ・バスおよびアドレス・バスはバッファを介してカードエッジ・コネクタに接続されています (図 6.4).

前述のように、このシリーズは標準規格等に合わせたものではなく、独自の接続となっています。なお、基板寸法は114.3mm×203.2mmです(写真6.1参照)。

6.2 多数のスイッチの入力インターフェース

制御装置などへの応用では、パネルに取り付けられた多数のスイッチを読み込まなければならないことがあります。一口にスイッチといっても、トグル・スイッチ、押しボタン・スイッチ、ロータリ・スイッチ、ディジタル(サム・ホィール)スイッチなど多くの種類があります。しかし中でもロータリ・スイッチは1個のスイッチで多数の接点(1回転あ







写真 6.1 CPU ボード(基板寸法 114.3 mm×203.2 mm)







ビット)、発表ータの一部のビットバターンをそのまま出力する語うパッピットでした。 から雑み出せます。これで、16 接点のロータリ・スイッチ 16 個(配線引出し本数 32 本)。

たり 12~24 接点)を持ち、パネル面積がかぎられている場合にセレクタとして使用するには最適です。

ところが、これを読み込む側は大変で、16 接点のスイッチが16 個も並べば、それだけで272 本の配線が必要となります(各1本の共通点をお忘れなく)。また、これを256 ビットとして読み込んでソフトウェアで解読していたのでは、ソフトの負担も大きくなります。

図 6.5 に示すのは、このような場合に使用するスイッチ入力インターフェースです。しかしパネルに取り付けられるのはロータリ・スイッチだけではないので、個別のスイッチ (トグル・スイッチや押しボタン・スイッチ)、あるいは 2 進符号出力のディジタル (サム・ホィール) スイッチなども一緒に読み込めるよう考慮してあります。

一方,長いケーブルを使って電源系統の異なる機器に接続する場合とは違い,パネルまでは数十cm程度でとくに強力な雑音源も近くに存在しないと考えられますから,一般的な雑音対策を施すだけとし,絶縁等は考慮しないことにします。

●ダイナミック・スキャン


第3章,例3-7でも説明しましたが、このような場合はダイナミック・スキャンを利用する方法があります。しかし、ダイナミック・スキャンにも様々な種類があります。図6.6(a)に示すのは、まずソフトウェアで行データをRiに書き込み、次に読み出した列データからスイッチの接点位置をさがすもので、ハードウェアは簡単ですが、ソフトウェアの負担は大きくなります。

図 6.6 (b)に示すのはソフトウェアでの行データ書込みが不要のものです。つまり、読出し動作のアドレスに応じて、自動的に1本の行をアクティブにします。


さらに、図6.6(c)に示すものでは、読み出した列データのエンコードまでハードウェアで行います。多くの場合、多接点のスイッチの接点位置は"数値"として扱うか、"テーブルを参照する"のに使うかのいずれかです。したがって、接点位置はエンコードして数値としておいたほうがソフトウェアの負担が減ります。


ただし、特定のビット(接点位置)が"1"か"0"かだけを調べたいこともあり、また同じハードウェアを個別スイッチ用にも兼用できるよう、図 6.5 の回路では列データ(16本)をエンコードした信号(4ビット)、スイッチが接続されているか否かを示す信号(1ビット)、列データの一部のビット・バターンをそのまま出力する信号(3ビット)を CPU から読み出せます。これで、16接点のロータリ・スイッチ 16個(配線引出し本数 32本)、または個別スイッチ 48個(同 19本)、あるいは各種スイッチの混合使用が可能となってい

図 6.6 ダイナミック・スキャンの方法



(a) 列データ/行データを共にソフトウェアでエンコード/デコードする R₁ は行データ・レジスタ B₁ はスリーステート・パッファ





ます.

このように、ハード/ソフトの分担と、ハードウェアの汎用性とを良く考えて仕様を定めることが重要です。

●動作の詳細

つぎに、この回路 (図 6.5) がアドレス FFF0 H~FFFFH に設定されている (J 4 ~ J15 がすべて開放) と仮定して、その動作を説明しましょう.

まず CPU が LD A, (FFF0) を実行したとします。この命令の最後のバス・サイクルでは CPU からアドレス・バスに FFF0 H が出力されます。このうち上位 12 ビット A_{15} ~ A_{4} は IC_{2} ~ IC_{3} で比較され,一致出力(A_{5})がアクティブ "L" となります。また, A_{5} が,"0" となって A_{5} ⑤ "L" となり, A_{2} ~ A_{5} が "0" であることから A_{5} の のラインがアクティブ "L" となります(A_{5} ~ A_{5} にだっていることに注意)。これにより, A_{5} の に接続されているスイッチだけが選択されます。

このスイッチのポジションが"5"であったとすると、 $P_0 \sim P_F$ のうち P_5 だけが"L"になります。 $IC_{11} \sim IC_{13}$ でこれをTTL レベルに変換し、 $IC_7 \sim IC_8$ のエンコーダに印加します。エンコーダはこの結果を2 進変換し、バス・インターフェース(IC_1)に加えます。少


し遅れて $\overline{\text{MEM} \cdot \text{RD}}$ 信号がアクティブになり、 IC_7 からデータ・バスの下位 4 ビットにス イッチの接点位置"5"が出力されます。

このとき, D4~D6 には入力 P0~P2 の状態がエンコーダを通さないで接続されてい ますから、1個のロータリ・スイッチのかわりに3個の個別スイッチを接続できます(図 6.7) また、D₇ にはエンコーダから接続の有無を示す信号が接続されていて、接点数の拡 張にも使えます(図 6.8)。 国際教育を集の対象展示 コミュラスステム教授教育の

図 6.7 スイッチの接続

そのような場所に決まっていると思った -Q₀ 読出し時のビット・マップ 10でいずれかるる図書間とは多様とことがは 9999 99 個別スイッチ ロータリ・スイッチの 1 (80 PIO (T 4 PE のオン/オフ 接点位置が2進4桁 がわかる. で出力される. Po Po USO MA -1つ以上の接点が閉じていたら"H" R PA Pg P8 P7 機関をデマセ・イトで含ま、作為さま数

P₅ 個別スイッチ(出力線Qo~QF ロータリ・スイッチまた はディジタル・スイッチ (10進出力) の1本あたり 3個まで) Q_1 図 6.8 17 接点以上のロータリ・ Q₀ スイッチの接続 読み出したワードのD₇を調べると、"H"の側の接点が閉じている。 $P_0 \sim P_F$



6.3 フォト・カプラで絶縁された汎用入出力インターフェース

シーケンス・コントローラ的な用途では、多数のディジタル入出力が必要とされます。 多くの場合、この信号は接点またはオープン・コレクタの形で出し入れされます。これは レベル変換が容易であるとともに、電源系統の異なる装置間での干渉を防ぐためです。ま た、一般にモータやソレノイドを使う場所(シーケンス・コントローラが置かれるのは、 そのような場所に決まっていると思ったほうが良い)は雑音環境が良くないと考えられま すから、入出力はフォト・カプラなどで絶縁しておくほうが無難です。

付図 6.2 (巻末綴込回路図を参照) に示すのは、このような目的のために作られた入出力 インターフェース基板です。入出力は各 16 本ずつとなっており、すべてフォト・カプラで 絶縁してあります。

通常,このような用途には Z80 PIO (ザイログ) や 8255 (インテル), 6821 (モトローラ) などの並列インターフェース用 IC を使いたくなるところですが(図 6.9),この基板ではすべて TTL を使っています。これは CPU 基板の項でも述べましたが、並列インターフェース用の LSI は、ソフトウェアでの初期設定が必要で、それを間違えると IC を破損する可能性すらあり、またフォト・カプラを駆動するのに駆動用 IC (またはトランジスタ) を用いる必要があり、必ずしも部品実装面積が減らないなどの理由によります。

一般に、並列インターフェース用 LSI の長所が生かせるのは、割込みやハンドシェイク




図 6.9 並列インターフェース用 LSI の利用

機能を活用する場合にかぎられます。または、カーカーカーカース・カース・アート

●アドレス・デコーダ

この基板の入出力は各 16 本 (2 バイト) ずつで、出力側のデータの読み返しができるので 4 バイトのアドレスが必要です。用途によっては、ディジタル入出力の本数が 16 本ずつでは足りないこともあり、その場合はこの基板を 2 枚以上使いますが、その場合にもソフトウェアから見て連続したアドレスになったほうが何かと便利です。

以上の点から、この基板は上位 14 ビットのアドレスのフル・デコードができるようにしてあります。 アドレス・デコーダとしては 8 ビットのコンパレータ (74LS688) を使っています (図 6.10).

●入出力の極性の変更など

この回路では、入出力ともに接点がオンした状態がソフトウェア上での"1"に、オフが"0"に各々対応しています(図 6.11)。これを逆にするには、付図 6.2 の回路中の IC_9 $\sim IC_{12}$ を非反転の 74LS253 に、 IC_1 を同じく 74LS254 に変更します。

また、図の回路は入力用として絶縁された 12V の電源を仮定していますが、用途によっ




図 6.10 アドレス・デコーダ

ては5Vや24Vになることもあります。その際にはコネクタ側の抵抗を変更し、フォト・ カプラの1次側に10mA前後の電流が流れるようにします。

●入出力の本数と汎用性

写真 6.2 からおわかりのように、この基板はガラ空きです。基板寸法と回路規模とを考

図 6.11 ソフトウェアから見た論理(1/0)の対応






写真 6.2 フォト・カプラで絶縁された入出力用ボード





操作部用インターフェース 図 6.12

えると、入出力とも各32本(現状の2倍)くらいの数が収められそうです。そうできれば、この基板を2枚必要としていた用途も1枚ですみ、何かと便利なように思えます。

しかし実際には、基板からの信号引出しが困難となるので、これくらいが実用的でしょう。この基板では 40p のヘッダを使っていますが、これ以上のピン数のものは基板幅を考えると取り付けられません。ピン間隔がより狭い (1.27mm) コネクタもありますが、価格や基板製作上の問題から、採用は慎重を要します。


このような基板ユニットのシリーズを設計する際、最も問題となるのは上記のような点なのです。

6.4 ケーブルの延長を考慮した入出力インターフェース

スイッチの入力や LED への出力、あるいはポテンショメータの位置の入力などを離れた場所で行いたい場合は少なくありません。その場合、単に配線を延長したのでは配線本数が増加したり、雑音に弱くなったりして好ましくありません。そのような場合は延長を考慮したインターフェースを行います。

図 6.12 および付図 6.3 はスイッチや LED の付いた操作箱用のインターフェースの例です。図 6.12 はシステム本体側に組み込まれ、ここから操作部まで 18 対のシールド付ツイスト線で 10m の延長が可能です。付図 6.3 は操作部の例で、数字などの 20 キーのキーボード、2 桁のディジタル・スイッチおよび 8 個の個別スイッチ、1 個のレバー付ポテンショメータ、4 個の LED ランプが設けられています。この例は搬送用ロボットの操作用として設計されたものです。

まず、LED (4個のうち1個だけ)を点灯するための書込み時には、CPU からのデータ $(D_4 \sim D_7)$ は IC_5 でラッチされ、ライン・ドライバを兼ねた IC_7 から付図 6.3 の IC_{12} を経由して IC_{17} でデコードされ、LED を点灯します (図 6.13)。



スイッチやポテンショメータの状態を読み出す場合には、 $\overline{\text{RD}}$ の前縁でアドレスの下位 2 ビット (A_0, A_1) をラッチし (IC_4) , その状態を操作箱側に送ります。この信号は IC_{12} を経てマルチプレクサ $(IC_{13}\sim IC_{16})$ に印加され、必要なデータを選択します。

マルチプレクサで選択されたデータは IC_{11} からライン・レシーバ兼バス・インターフェースの IC_6 に送られ、データ・バスに出力されます (図 6.14).

このような用途では、一般に雑音環境が良くないので、伝送距離に応じた駆動能力や終端条件を考慮する必要があります。この例では TTL のバス・ドライバである 74LS540 をライン・ドライバ/レシーバとして使っていますが、距離がさらに長くなる場合は差動にするなどの方法を採ります。

次に各信号はなるべくスタティックな状態で伝送するようにします。この例ではアドレス $(A_0 \sim A_1)$ をラッチしてから伝送するとともに、 \overline{RD} や \overline{WR} 等のパルス状のストローブ信号はケーブルには乗せていません。

第3に、信号線数を減らすよう配慮することです。たとえば、直列転送を使えばソフト/ ハードは複雑ですが信号線としては少なくなります。

6.5 分散処理のための直流モータ制御用基板

直流サーボ・モータの制御(速度,加速度,位置決めなど)をマイコンで行うのは結構 面倒です。これは、ある程度のリアルタイム性が必要な上、数値計算を伴うためです。と ころが、多軸のロボットなどで複数のモータを同時に制御しなければならないことが増し てきています。そこで、分散処理を行います。




図 6.14 データ入力時の信号の流れ




図 6.15 多軸サーボ・システムの構成例

分散処理にも様々な形態が考えられますが、ここで紹介するユニットは図 6.15 のような構成で使用します。このような構成にすると1個の CPU でモータを制御するのに比べてハードウェアが複雑になるように思えます。しかし、各モータ制御ユニットはすべて同じものであり、モータ数の増減などに対して柔軟性があります。

それにも増して重要なのはソフトウェア上の利点です。すなわち、各モータの特性の違いやモータ数の変化に対して、ホスト CPU のソフトウェアはほとんど関知する必要がありません。したがって、大規模であっても柔軟性に富んだシステムがつくれます。

一般に直流モータの位置決めサーボ機構では、直流モータへの駆動用出力(アナログ電圧または PWM:パルス幅変調波)とともに、パルス・エンコーダまたはポテンショメータからの位置情報の入力(前者はディジタル、後者はアナログ)が必要です。

また、このほかに若干のディジタル入出力が必要なことがあります。これは、危険防止 用のリミット・スイッチや手動の停止スイッチの状態を読み込んだり、リレーやランプの 制御を行ったりするためです。

ここで紹介するユニットでは、モータ駆動用として±6Vのアナログ電圧を出力し、モ




図 6.16 エンコーダの出力と方向判別用スイッチとの関係

ータを実際に駆動する電力増幅器は外付けとします.

また、位置検出用としてはパルス・エンコーダを使います。パルス・エンコーダからは 1回転に1個のリセット・パルスが出力されますが、これを多回転で用いる場合、カウン タのリセットを防止する必要があります。このために方向判別用の2個の接点信号を入力 できるようになっています(図 6.16 を参照)。

このほか、フォト・カプラで絶縁された 2 ビットの出力、外部からアナログ出力をオン/オフするためのリレーなどを備えています。後者は万一の非常停止などの際に使用します (図 6.17).

● CPU の選定

この基板の回路を付図 6.4 に示します. 一見したところ, Z80 を中心とした独立したマイコン基板のように見えます (事実, 単独で動かすことも可能です) が, 前述のようにスレーブとして動くよう設計されたものです.

ただし、このように入出力やメモリがかぎられており拡張の必要のない用途には、Z80 の




図 6.17 直流モータ制御用入出力の例

ような汎用 CPU は適切ではありません。一般には、8041A や 8048/51 系, F 8, 6801, Z 8 などのシングルチップ・コンピュータを使い、部品数を削減すべきです。

しかし、ソフトウェアの開発環境や部品管理上の問題からハードウェアの統一を要求される場合には、ホストもスレーブも Z80 といった事態が生じるのです。


●ホストとの間のデータ交換の一点は異常しままっても開きるカースリののかるまです

CPU として 8041A や Z8 を使えば、ホストは直接にスレーブ CPU の内部レジスタをアクセスできます。しかし、Z80 CPU ではそうはいきませんから、何らかのデータ交換方法を設けなければなりません。

この基板の用途ではホストからスレーブに渡すデータは4バイト (サーボ・モータの停止目標位置16ビット,速度・加速度のパラメータ各8ビット),スレーブからホストに渡すデータは3バイト程度(現在位置16ビットと若干のステータス・フラグ)です。

そこで、この回路では IC10~IC15 (74LS670) を使い、ホスト→スレーブは8バイト、ス





レープ→ホストは4バイトのデータ交換レジスタ群としています(図 6.18)。このレジスタ 群はホスト/スレープのいずれから見てもメモリ・マップされた入出力ポートに見えます。 部品数を少なくするため、出力したデータの読み戻しはできません。

データ交換用としては、このほかに FIFO を使う方法 (第5章、例 5-4 を参照) や直列通信を用いる方法、があります。いずれも非同期的に大量のデータに受け渡しするには適していますが、少量・高速のデータ交換には向きません。

また,この基板ではデータ交換レジスタとして TTL のレジスタである 74LS670(4 語×4 ビット)を用いています。これは、設計時点 (1983 年) で適当なデュアル・ポート RAM やバス・レジスタが入手できなかったためです。74LS670 は速度の点では充分ですが、1 個あたりの容量が少なく消費電流が多いなどの欠点があります。現在ではこれに相当する CMOS のレジスタ、または両側から読み書きできるデュアル・ポート RAM が入手できるので検討をおすすめします。

付図 6.4 中, 🖺 点の TMG 信号は、ホスト CPU とのデータ交換タイミングを管理するた めのものです. この例では約200Hz (5 ms) の方形波をこの信号として使っています (図 6.19). マルチ CPU 間の通信方法としては、このようにデータ方向を決めてしまうのがも っとも簡単です

ただし、この方法ではシステム全体の動作周期が TMG 信号の周期に押えられてしまう 欠点があります。この例ではモータ制御に 5 ms の遅れがあっても特に問題とはなってい ません。しかし、より高速のデータ交換が必要な場合、図 6.19 のように外部的な同期信号 を使うのではなく、セマフォ・ビット (一種のハンドシェイク用のフラグ) を設けて両側 からのアクセスが衝突しないように制御する必要があります。

●その他の入出力

付図 6.4 中の IC29~IC32はパルス・エンコーダ用の 16 ビットの可逆カウンタです。毎秒 100 パルス程度の速度であれば、ソフトウェアでパルスをカウントするのも不可能ではあ りません。しかし、様々な用途に使われることを考えると、ソフトウェアで複雑なタイミ ング管理を行わせるのは適切ではありません。

ここで使用するようなインクリメント型のエンコーダでは、電源を投入してから原点を 通過するまでは正確な位置がわかりません。そこで、IC28から成る RS フリップフロップを 使い、原点を通過したか否かを覚えておきます。「別るのは下のストースストスルは帰る

IC₂、IC₂は 12 ビットの D-A 変換器です (図 6.20). ここでは上位 8 ビットをデータ・バ ス、下位 4 ビットをアドレス・バスに各々接続し、一度に 12 ビットの書込みができるよう




図 6.20 D-A 変換部





図 6.21 ディジタル出力部




になっています。


IC₃からのアナログ出力はリレー接点を介して基板外に導かれます。ここに入っているリレーは、電源投入時などアナログ出力が不定の期間にアナログ電圧をモータに印加しないよう遮断したり、非常停止の際の制御に使ったりするためのものです。

このほか、若干のディジタル入出力がありますが、基板外に引き出す可能性のあるものはすべてフォト・カプラで絶縁してあります。一般に、近くで複数のモータが回っているような場所は、雑音環境がかなり悪いと考えられます。また、ディジタル入出力の相手側はリミット・スイッチやシーケンサなど、何をつながれるかわかりません。そこで、最も無難な方法としてフォト・カプラで絶縁しておきます。

ディジタル入力のほうは、エンコーダ用カウンタや基板上の DIP スイッチなどとともに $IC_{20} \sim IC_{23}$ (マルチプレクサ)を使ってデータ・バスに接続してあります (図 6.21)。一方、ディジタル出力は IC_{19} (D フリップフロップ)から取り出しています。このへんは第 5 章で述べた通りの基本的なものです。



圏11 ディジタル出力部



すまいてっかコ

3C。からのアナログ出力はリレー接点を介して基板外に導か化ます。ここに入っているリレーは、電源投入時などアナログ出力が不定の期間にアナログ電圧をモータに印加しないよう電器したり、非常停止の際の制御に使ったりするためのものです。

このほか、若干のティジタル入出力がありますが、基板外に引き出す可能性のあるものはすべてフォト・カプラで絶縁してあります。一致に、近くで複数のモータが回っているような場所は、総音環境がかなり思いと考えられます。また、ディジタル人出力の相手側はサミット・スイッチやシーケンサなど、何をつながれるかわかりません。そこで、最も編輯な方法としてフォト・カプラで絶縁しておきます。

ディジタル入力のほうは、エンコーダ用カウンタや基板上の DIP スイッチなどとともに \mathbb{C}_{2n} + \mathbb{C}_{2n} (マルテブレクサ) を使ってデータ・バスに接続してあります (図 5.21). 一方、ディジタル出力は $\mathbb{I}_{C_{2n}}$ (D フリップフロップ) から取り出しています。このへんは第5章で述べた通りの基本的なものです。

wib agan A TB(286 88 Ct. 2 tts

Appendix

マイコン・システムのデバッグの例

____ Z80用モニタ・プログラム

1. バグをなくすために

万一 (残念ながら万に数千の確率で起こるのですが) 作った装置が思い通りの動作をしなかった場合, その原因を追求しなければなりません。その装置がマイコンを含んでいる場合には, ソフト/ハードのどちらに原因があるかわからないと手の下しようがありません。これがマイコン・システムのデバッグの面倒さにつながっています。

では、どのようにすればバグの少ない (あるいは見つけやすい) システムになるかを考えてみます。

●設計の注意点

極力簡単なハードウェアを設計すべきです。ただしこれは単に部品数が少ないことを意味するのではありません。たとえば簡単な入出力ポートを TTL や CMOS の MSI で作った場合と、並列インターフェース用の LSI (Z80 PIO や 8255 など)を使った場合とを比較すると、前者のほうが一見複雑に思われます。

しかし、後者はソフトウェアでの初期設定をしないと動かせないことなどを考えると、 必ずしもバグが取りやすいとはいえません。

●製作上の注意点

手作りの装置に見られる欠陥は、ハード/ソフトともに大部分が製作時の人為的ミスといって良いでしょう。それも、ハンダ付けの不良とか、ジャンプ先の間違いなど、いたって初歩的なものが多いようです。

このようなミスは絶対に起こさないよう努めるのが第1です.しかし,それだけでは不 充分で,起こしたミスを発見しやすいような設計を行っておくことも必要です.これには, 次のような方法が考えられます。

- (1) 適切なブロック化,モジュール化を行う.ソフトウェアでは使用言語によらず 50~60 行以下, ハードウェアでは IC 20~30 個以下を 1 ブロックとすれば, 検査が比較 的容易である.
- (2) 製作ルールを明確にする、ソフトウェアではラベルや変数名の統一をはかることな ど、ハードウェアでは配線の手順や色分けなど、
- (3) 間違いは必ずあると思って良い、系統的な検査をすること、

Z80 用モニタ・プログラム П.

(a) V.1.4用

"作った装置が動かない。しかし原因がハードかソフトかもわからない"といった事態を 避けるには、間違いのないデバッグ用ソフトウェア(簡単なモニタ・プログラム)を用意

図 | モニタ・プログラムを使うためのハード構成 리바송 하나네. [[그런 우리 나가 가지? 101 クロック クロック OSC OSC 2.4576MHz 2.4576MHz Z80 CPU Z80 CPU CE -I/O 0D0H~ - 油 1 出 人 公 単 瀬 1 1 5 5 5 5 **Z80 CTC** ボーレート・クロック -I/O 0E0H~ CS はZ80 CTC 以外の ハードウェアから与えてもよい。 ZCo + **Z80 PIO** - A₁ C/D 1/2 A/B -A₀ (Z80 PIOのかわりに) TxC RxC CS -I/O 0F0H~ ハードウェアによる I/Oポートを使っても $-A_0$ 8251A C/D tu. TXD RXD RTS CTS RxD CTS **TxDRTS** 'RS-232C用のときは\ 反転型パッファ (1488,1489A型) (a)と同様 を使う。 はアクティブ("L") とならないと始動し ない (b) V.1.2用

する原理コヤタよが

1--/18

表A 実行できるコマンド例

G [(Add)] 〈Add〉番地へ実行を移す.〈Add〉が省略された場 合は0とみなされる。〈Add〉を4桁以上入力した

テロー まっぱいの これ こまま ときは最後の4桁が有効となる。 まっぱいのは ローニーキ

Cも、LO 領域に入出力ポート (280 PIO またけハード 8251A 小様たないシステムであって RST 38H でプレークしたアドレスにリターン する。表のレジスタは復改される。ユーザ・ルー チン内で RST 38H でブレークした時には、そ

○日○人事本日に出る。トラリ無○の命令をもとにもどしてからリターンしなければ 8881の小説のモニタ・ブログラム。あるいは C.**いならな**じ走る SID (シンボリック・デバッ

リの内容を〈TAdd〉からに移動する. 初めて使用する CPU には自分でモニタ・ブログラム

> D [〈SAdd〉], [〈EAdd〉] ~ 〈SAdd〉 から〈EAdd〉 までのメモリの内容を 表示する。〈SAdd〉を省略するとその前に使用し たアドレスの値になり、〈EAdd〉を省略すると、

> > 〈SAdd〉+3FHとなる.

S [〈Add〉] ノ 〈Add〉を入力すると、その番地の内容を表示して まる。 とことは、 止まるので変更する時はその値 2 バイトを入力し、 変えない時はスペースを入力する. アドレスをも すれば良いわけです。するとグー どすときは Back Space を入力する。 〈Add〉 を

省略するとその前に使用したアドレスの値になる。

す。たまし、その前に次の点を確認して下さい。

RAM AREA 1000 IFFF F〈SAdd〉、〈EAdd〉、〈CONST〉〈SAdd〉から〈EAdd〉までの内容を 〈CONST〉でうめる、各アドレスとデータは省略 と表示が出るでしょう。出た場合は法項を飛ばして言う

X X'を入力するとブレークした時のPC, AF, BC, DE, HL, SP の内容を表示する.

I [(Add)] J 〈Add〉ポート番地の内容を表示する. 省略した場 $I [\langle Add \rangle],$ 合は0となる。'ン'の場合は次の行に、','の場 合はその行に内容を表示する.

O [〈Add〉], 〈Data〉 ノ 〈Add〉 ポート番地に〈Data〉 を出力する。

ラタご覧下さい。しかし ゴー(た

i b n i

しておくことです。ただし、ソフトウェアもハードの構成によって変更する必要があります。したがって、少なくとも一部の入出力のアドレス配置は統一しておくと便利です。

ここで紹介するモニタ・プログラムは図 I (a)または(b)のハードウェアを前提としています。このうち(a)のほうは第6章の CPU 基板で使用できます。また、(b)のほうは CTC や8251A を持たないシステムであっても、I/O 領域に入出力ポート (Z80 PIO またはハードウェアによるもの) があれば使用できます。ただし、いずれもクロック周波数とボーレートとが関係するので、クロック周波数を変更する際は若干の修正が必要です。

このモニタ・プログラムで実行できるコマンドは表 A の通りです。これは日本電気の PC 8801 の内蔵のモニタ・プログラム、あるいは CP/M 上で走る SID (シンボリック・デバッガ) と良く似ていますので、これらを開発装置として使う際にも便利です。

なお、この程度の簡単なモニタ・プログラム (198ページ参照) は、使用する CPU を理解するのに最適です。したがって、初めて使用する CPU には自分でモニタ・プログラムを作ってみると、ハード/ソフトともに参考となるでしょう。

Ⅲ. デバッグの実際

作った装置をデバッグするには、前述のモニタ・プログラムを書き込んだ ROM を実装し、充分な検査の終ったハードウェアにターミナル(またはパーソナル・コンピュータをターミナル・モードとしたもの)を接続し、電源を投入すれば良いわけです。するとターミナルの画面に、


RAM AREA 1000 1FFF

と表示が出るでしょう。出た場合は次項を飛ばして197ページをご覧下さい。しかし万一(た ぶん万に数千の率ですから悲観しないように……) 出ない場合は,以下を良くお読み下さい。

モニタ・プログラムが走らない場合,ハードウェアに何らかの異常があると考えられます。ただし、その前に次の点を確認して下さい。

(1) ターミナル(またはパーソナル・コンピュータ)との直列通信回線の設定に間違いは

図Ⅱ 直列通信回線の接続



ないか? たとえば RS-232C コネクタの入出力の違い, レベル(±12V か TTL レベルか) はどうか, パリティやストップ・ビット, 信号の正負の違い, CTS や RTS のレベルの違い, ボーレート (前述のモニタ・プログラムは 1200BPS 用) の違いなど (図 II を参照).

- (2) プロンプト (*) が連続して出続ける場合はターミナルからスペースか CR (キャリッジ・リターン) を送ってみる。
- (3) 何も出ない場合,作った装置の CPU に念のためリセットをかけてみる.

以上の3点で解決すれば、ハードウェアの異常ではありませんので以下を飛ばして196ページからご覧下さい。これで解決しない場合は、いよいよハードウェアの検査が必要になります。


ハードウェアの本格的な検査には2現象以上のオシロスコープが必要です。ただし、場合によってはテスタだけで見当をつけなければならないこともあるでしょうから、そのような場合も考慮して話を進めます。

ハードウェアの検査といっても様々な方法があるでしょうが、たとえば次のような手順 で行います。

- (1) 各 IC には所定の電源が供給されているか? TIAW COURTS # 30 CO MOST IN
- (2) クロック発振が行われているか?
- (3) CPU は動いているか? これは Z80 CPU の $\overline{\rm M1}$ 出力をオシロスコープで見るのが簡単です。

以上が OK でしたらハードウェアの致命傷はありません。次にもう少し本格的な検査を

図III CPUのWAIT入力を使う方法



図N モニタ・プログラムの使用例(下線部を使用者が打ち込む、へは CR)

*SFF00 4 FFOO FF-00 ……FF00番地への書込みデータ ……読み戻せないと?が出る ……以下,繰り返して必要なデータを書き込み,確認する - पम 00पम (a) メモリ領域 OFF00番地の出力ポートの検査 ……番地のあとに,を打つと改行なしにデータを読み込む *I80,20 ……入力状態を変えて必要な回数の検査を繰り返す *180,21 *I80,22 (b) I/O領域 80番地の入力ポートの検査

行います。

- (4) CPUの HALT 出力を調べる。前述のモニタ・プログラムでは、RAM が実装されて いないと判断すると HALT となります。したがって、電源投入後、1秒かそこら(リセ ット回路等により異なる)で HALT が "L" になるようなら、RAM の非実装か配線の 異常です。また、モニタ・プログラム自体が非実装だと CPU が FFH (RST 38H)を 2 回実行して HALT となることがありますから、ROM の配線ミスも調べます。
 - (5) ROM の OE を CPU の WAIT 入力に接続してバスの状態を調べます。上記(4)まで 異常が見られないのなら、バスの異常(ショートや開放など)を調べます、図Ⅲに示す ように CPU の WAIT 入力を使う方法は、テスタ1台しか手許にない場合にも非常に有

たとえば、ROM の OE を接続すれば最初に ROM を読み出した瞬間に WAIT がかか り、アドレス・バスは 0000H、データ・バスはその内容になるはずです。同様にして他 の I/O 用の IC やメモリの $\overline{\text{CE}}$, $\overline{\text{OE}}$, $\overline{\text{WE}}$, あるいはアドレス線をうまく $\overline{\text{WAIT}}$ とつなげば,各バスの状態がスタティックで(したがってテスタ1台でも)観察でき、非常に役に立ちます。

設計が正しく、部品に異常がなく、しかも配線に大きなミスがなければ、以上の検査で大半のミスが見つかるものです。ここまででミスが発見できない場合、あせらずにもう一度、配線の確認をおすすめします。

配線のミスは慣れた人でも1%~数%ありますが、部品の不良はそれより1桁以上少ないのです。

●モニタ・プログラムによる各部の検査

いよいよモニタ・プログラムが動いたら、これを使って各部の検査を行います。たとえば、メモリ領域への書込み・読出しにはSコマンドを使います。この場合、書き込んだ内容が同じアドレスで読み出せないと、?を表示しますが異常ではありません。

また、I/O 領域はI コマンドおよびO コマンドを用いますが、こちらは同じアドレスで読み返せなくても構いません。

この様子を図IVに示すので参考として下さい.

ИОМ

18010

30 X9 34 409 42 03 30 X3

1780

20 2A CD 0088 E1 E1 F9

> 90 8400 10 1400

くリスト> Z80 用モニタ・プログラム

```
OKmon
                                                  Ver 1.2 (PIO Version)
                                              monitor Version 1.2
                                          PIO Version
                                                       1983.03.08
                                 :
0000
                                          ASEG
                                          .Z80
                                 PIO
                                          EQU
0000
                                          ORG
                                                   0
                                 ENTRY:
                                          DI
nnnn
         F3
         3E CF
                                          LD
                                                   A, OCFH
                                          OUT
                                                   (PIO+2),A
                                                                     PIO MODE 3 SET
0003
         D3 02
                                                   A, OBEH
0005
         3E BE
                                          LD
0007
         D3 02
                                          OUT
                                                   (PIO+Z),A
         3E
                                                   A,03H
0009
            03
                                          LD
                                          OUT
                                                   (PIO+2),A
                                                                     PIO DI
         03 02
DOOR
         3E FF
                                          LD
                                                   A, OFFH
0000
OOOF
         D3 00
                                          OUT
                                                   (PIO),A
         C3 0352
                                          JP
                                                   MSRCH
0011
                                 de su sec
                                          ORG
                                                   30H
                                 COMP:
0030
         E5
                                          PUSH
                                                   HL
0031
         A7
                                          AND
                                                   A
         ED 52
                                          SBC
                                                   HL, DE
0032
                                          POP
                                                   HL
0034
         E1
0035
         C9
                                          RET
                                          ORG
                                                   38H
                                                                     RST 38H ENTRY
         E3
                                 RST38:
                                                   (SP), HL
0038
                                          EX
0039
         2B
                                          DEC
                                                   HL
                                                                     FRETURN ADDRESS DEC.
003A
         E3
                                          EX
                                                   (SP),HL
003B
        F5
                                          PUSH
                                                   AF
                                                                     SAVE REG.
0030
         C5
                                          PUSH
                                                   BC
        05
                                          PUSH
                                                   DE
OEOO
                                                   HL
003E
         E5
                                          PUSH
003F
         21 000A
                                          LD
                                                   HL, DAH
0042
         39
                                          ADD
                                                   HL, SP
0043
        E5
                                          PUSH
                                                   HL
                                                                     SAVE SP
         2B
                                          DEC
                                                   HL
0044
0045
        56
                                          LD
                                                   D, (HL)
0046
         2B
                                          DEC
                                                   HL
                                                   E, (HL)
0047
        5E
                                          LD
0048
        EB
                                          FX
                                                   DE, HL
                                                                     BREAK ADDRESS->HL
        CD 030A
                                                   LINOUT
                                 MON:
                                          CALL
0049
004C
        OD DA
                                          DEFB
                                                   ODH, DAH
004E
        2A
                                          DEFB
                                                   , *,
        FF
                                          DEFB
                                                   OFFH
004F
0050
        CD D12F
                                          CALL
                                                   SEIN
0053
        FE 47
                                          CP
                                                   'G'
0055
        20 1B
                                          JR
                                                   NZ, RTN
                                 GUSR:
                                          CALL
                                                   GETAD
                                                                     GO USER ROUTINE
0057
        CD D1BE
                                          JR
                                                   NZ, ERR
005A
         20 ZA
005C
         CD DOBB
                                          CALL
                                                   CRLF
DOSE
         FB
                                          EX
                                                   DE, HL
                                          POP
                                                                     RECOVER SP
                                                   HL
0060
        E1
                                          LD
                                                   SP, HL
0061
         F9
0062
         EB
                                          EX
                                                   DE, HL
0063
         E9
                                          JP
                                                   (HL)
                                          ORG
                                                   66H
         D9
                                 NMI:
                                          EXX
                                                                     INMI ENTRY
0066
0067
         D1
                                          POP
                                                   DE
```

00/0	24 22/5						
8400	21 006E		LD	HL, NMI1			
006B	ES BYAZ ATAD TURTUO		PUSH	HL			
0060			RETN			;IFF2->IFF1	
				- 83		11112-71111	
006E	D5	NMI1:	PUSH	DE			
006F	D9		EXX				
0070	18 C6		ID	RST38			
0070	10 00		24	K3130			
		;					
0072	FE 52	RTN:	CP	'R'			
		14.114.					
0074	20 19		JR	NZ, MON1			
		;					
007/	60 0135	,	CALL				
0076	CD 012F		CALL	SEIN		RETURN FROM RST38	
0079	FE 00		CP	ODH			
007B	20 09		JR	NZ, ERR			
0070	CD OOBB		CALL	CRLF			
0080	E1		POP	HL			
0081	E1		POP	HL		RECOVER REG.	
						RECOVER REG.	
0082	D1		POP	DE			
0083	C1		POP	BC			
0084	F1 31-ATAG TUGTUO		POP	AF			
				MF			
0085	C9		RET				
		:					
0086	CD 030A	ERR:	CALL	LINOUT		FERROR	
0089	OD DA		DEFB	DDH, DAH		70	
	3F		DEFB	171			
0088							
008C	FF.		DEFB	OFFH			
0080	18 BA		JR	MON			
0000	10 014		311	11011			
		;					
008F	FE 4D	MON1:	CP	'M'			
0091	CA D1DF		JP	7 MEM		MOUE MEMORY	
			JP	Z,MEM	a professional	THUVE HEHURT	
0094	FE 44		CP	,0,			
0096	CA 0212		JP	Z, DMP		DUMP MEMORY	
						DUTE RETORT	
0099	FE 53		CP	'5'			
009B	CA 025B		JP	Z, SETM		SET MEMORY	
009E	FE 46		CP	'F'		TOE! HEHOR!	
00A0	CA DZBE		JP	Z,FILM		FILL MEMORY WITH CON	STANT
CA00	FE 58		CP	, X,			
00A5	CA 0316		JP				
				Z,XMINR		EXAMINE REGISTER	
00A8	FE 49		CP	,1,			
DOAA	CA DZEO		JP	Z, INP		; INPUT PORT	
	FE 4F					TINFOT FORT	
DADD			CP	'0'			
DOAF	CA D2F5		JP	Z, OUTP		COUTPUT PORT	
0082	18 95		JR			1001101 1011	
0002	10 /3		JK	MON			
		ş					
00B4	DB 00	BREAK:	IN	A, (PIO)		BREAK CHECK	
00B6	E6 80		AND			TOREHR CHECK	
				80H			
0088	07						
00B9	3F		CCF				
OOBA	C9						
UUDM	67		RET				
		;					
OOBB	3E 0D	CRLF:	LD	A, DDH			
		CKLI.					
OOBD	CD 00E3		CALL	SOUT			
0000	3E DA		LD	A, DAH			
00C2	18 1F		JR				
0000	TURES DATA SAME		JK	SOUT			
		ş					
00C4	3E 20	SPC:	LD	A,''			
0006	18 1B	3, 6					
3000	10 10		JR	SOUT			
		;					
0008	7E	DOUT:	LD	A, (HL)		. /UL V HEY OUT TO SE	
0009		0001.		M) (HL)		(HL) HEX OUT	
0007	18 05		JR	HXOUT			
DOCB	7C YAJ30 Y18 SJAH	AOUT:	LD	A 16 (A)		· III LIEV OUT 3910 00	
		HOUT		A,H		HL HEX OUT	
OOCC	CD 0000		CALL	HXOUT		8610 93	
OOCF	70		LD	A,L			
				Wir All			
	FE TIE TRATE	i					
0000	F 3	HXOUT:	PUSH	AF		HEX BYTE OUT	
00D1	OF		RRCA	X.3		THEY BITE OUT	
00D2	OF THE PROPERTY OF THE PROPERT		RRCA				
0003			RRCA				
0004	OF 3041						
			RRCA				
0005	CD 0009		CALL	HOUT1			
0008	F1 TRUSH 118 JUNE		POP	AF			
	The second of the second of						
0009	EO UF	HOUT1:	AND	OFH			
00DB	FE DA		CP	DAH			
0000	38 02						
			JR	C, HOUTZ			
OODF	C6 07		ADD	A,7			
00E1	C4 30 A1AG X38G	HOUT2:					
0061	CO 30 WOLAN CHOS:		ADD	A,30H			

0057			DI		
00E3	F3	SOUT:	DI		
DOE 4	F5 1991 (-5991)		PUSH	AF	COUTPUT DATA SAVE
00E5	08			AF AFI	
00E6	DB 00	SOUT1:		A, (PIO)	OUTPUT DATA SAVE
		50011:		A, (P10)	
00E8	CB 4F		BIT	1 , A	CTS ON ?
DOEA	20 FA		JR	NZ, SOUT1	
OOEC	E6 FE				
			AND	OFEH	
DOEE	D3 00			(PIO),A	START BIT OUTPUT
00F0	D9		EXX	11. 207711	TOTAL BIT OUTFUT
			EVV		
00F1	21 011F		I D	HL, CNST1	
00F4	CD 0183		CALL		
DOF7			CMLL	BSET	
	CD 0192		CALL	DELAY1	START BIT DELAY
OOFA	CD 018B		CALL	BSET1	; DELAY CONST> DE
OOFD	DB 00		IN		TOLLAT CONST. TOL
				A, (PIO)	
OOFF	E6 72		AND	72H	
0101	6F			L,A	ILICER DATA N
0102	08			-71	;USER DATA->L
			EX	AF, AF'	
0103	4F		I D	C,A	;OUTPUT DATA->C
0104	06 09			204	TOUTFOI DATA-70
			LD	B, 9	
0106	00		NOP		
0107	37		SCF		
				LIAD	
0108	70	SOUT2:	LD	A,L	
0109	CB 17			C	;1 BIT->CY AO BO
				8330	11 B11->C1
010B	CE 00		ADC	A, D	
0100	D3 00			(P10),A	;1 BIT OUTPUT
010F	CD 0192				17 B11 OO1F01
			CALL	DELAY1	FULL BIT DELAY
0112	10 F4		DJNZ	SOUTZ	
0114	06 07		LD		
				B,7	
0116	IU FE	50UT3:	DJNZ	SOUT3	
0118	CD 0195		CALL	DELAYZ	
	CD 0195 YEONGM 9MUO:		CHLL		DECOUED AGE SIST AT
0118	1 4		POP	AF	
011C	D9		EXX		RECOVER REG.
011D	FB		EI		THE COVER HED.
0115	CO				
011E	LICE AND ADDRESS OF THE P.		RET		
	UC9 HT IN YRONGH JAINI	:			
011F	0797	CHICTA	DEFW		
		CNST1:		919	
0121	039F		DEFW	927	CA DELA
				9.0	
0123	THOSE THREE TORREST	,	Z . IMP_		
0120	0149		DEFW	329	
0125	0151		DEFW	337	74 54
	THOS TUSTUOS		41300	337	
		;			
0127	0049		DEFW	73	;1200 BPS
0129	0051		DEFW		71200 0/3
0127	0051 XX 398		DEFW	81	
		;			
012B	0009		DEFW	9	;4800 BPS
0120	0011				14000 675
0120	0011		DEFW	17	
		;			
012F	C5	SEIN:	PUSH	ВС	
0130	DB 00	SE III			
			IN	A, (PIO)	
0132	E6 31		AND	31H	
0134	D3 00		OUT	(PIO),A	PTE ON
0136				(P10),A	RTS ON
	E6 30		AND	30H	
0138	08		EX	AF, AF	JUSER DATA SAVE
0139	D9		EXX		TOSEK DATA SAVE
	DB 00				
013A		SEIN1:	IN	A, (PIO)	
013C	E6 80		AND	BOH	
013E	C7 D174		100		
			JP	NZ, SEIN1	START BIT ?
0141	21 019E		LD	HL, CONST	
0144	CD 0183		CALL	BSET	
	CD OLDE		CALL		
0147	CD 0195		CALL	DELAY2	HALF BIT DELAY
014A	CD 018B		CALL	BSET1	; DELAY CONST> DE
014D	DB 00		CALL		DELAT CONST TUE
			114	A, (PIO)	
D14F	CB 7F		BIT	7,A	
0151	20 E7		JR	N7 CEINI	START BIT ?
0153	DB TUG STYS XCHI			AE AEI	START BIT ?
			EX	Ar, Ar	
0154	6F		LD	L,A	SUSER DATA->L
0155	D3 00		OUT	(PIO),A	PTART BIT FOUR
				(P10),A	START BIT ECHO BACK
0157	03		INC	BC	NOP 6T
0158	06 08		LD	B, B	70
015A				DELAY	55300 03
	CD 0190		CALL	DELAY	
015D	DB 00	SEINZ:	IN		DATA INPUT
015F	E6 80	-	AND	80H	TONIA INFO
				OUH	
0161	07		RLCA		
0162	CB 19			C	
0164	B5				
				-	OSER DATA
0165	D3 00		OUT	(PIO),A	ECHO BACK
0167	CD 0190		CALL	DELAY	FULL BIT DELAY
			-nl-	DELMI	
010.					TOLE DIT DEEN

016A	10 F1		DJNZ	SE IN2				
016C	06 02		LD	B, 2				
016E 0170	10 FE 3E 41	SEIN3:		SEIN3	; TIME	E DELAY		
0170	B5	SEIN4:	OB	A,41H				
0173	03 00		OUT LD	(PIO),A	·STO	P BIT O		
0175	06 07		LD	B,7	,510	BII U	UIPUI	
0177	10 FE	SEIN5:	DJNZ	SEINS	; TIME	E DELAY		
0179	CD 0190							
017C	CD 0190		CALL	DELAY				
017F 0180	79 09		1.0	Δ.Γ	DATA	A->A		
0181	C1		EXX					
0182	C9		RET	BC G				
		i						
0183	DB 00	BSET:	IN	A, (PIO)	BAUD	RATE-	DE	
0185	E6 0C							
0187			LD LD					
0188 018A	06 00 09		ADD	B,0 HL,BC				
0188	5E	BSET1:	LD	E, (HL)				
018C	23	DJC 11.	TNIC	LH				
0180	56		LD	D. (HL)				
018E	23		INC	HL				
018F	C9		RET					
0190	A7	i DEL AN						
0170	D8	DELAY:	AND		NOP	4 T		
0192	3A 0000	DEL AY1	: LD	A,(0)	NOP	5T		
0195	D5	DEL AY2	PUSH	DE	; NOP	13T		
0196	18	DELAY3	DEC	DE				
0197	7A		LD	A,D				
0198	B3		OR	E				
0199 019C	C2 D196		JP	NZ, DELAY3	;DE=0	?		
019C	D1 C9		POP	DE				
0170	L7		RET					
019E	01C8	CONST:	DEFW	456				
01A0	039E	0011011	DEFW	926	;110	BP5		
		;						
01A2	0011		DEFW	161	;300	BPS		
01A4	0150		DEFW					
D1A6	0021	i	DEELL					
01A8	0050		DEFW DEFW		;1200	BPS		
		;	OLI W	729				
01AA	0001		DEFW		;4800	DDC		
D1AC	0010		DEFW	16	, 4000	0. 0		
		;						
01AE 01B0	D6 30 D8	CKHEX:	SUB	30H 0				
01B1	FE OA		RET	C 004				
0183	38 07		JR	DAH C,CKHX1				
01B5	D6 11		CLID		10-9			
0187	DB		RET	C JUAN	;:-?			
0188	C6 DA		ADD	A, DAH	,			
01BA 01BC	FE 10 3F		CB	10H				
01BD	C9	CKHX1:	CCF	CALL				
0100	C /		RET					
01BE	21 0000	GETAD:	LD#1.30	HL,0				
01C1	CD 012F	GTAD1:		SEIN	, GET A	DDRESS	-> HL	
D1C4	FE OD							
0106	C8		RET		; CR	Z=1		
01C7 01C9	FE 2C	GTAD2:	CD	1 . 1				
01C9	20 03 D6 00		JR SUB	NZ,GTAD3				
O1CD	C9		RET	0				
DICE	CD DIAE	GTAD3:	CALL	CKHEX	; ′ , ′	Z=0		
0101	30 04	31,100	JR	NC,GTAD4				
0103	F1		POP	AF 90	DUMMY	POP		
0104	C3 0086		JP	ERR	. 501111	. 01		
01D7 01D8	29 29	GTAD4:	ADD	HL, HL				
0108	29		ADD	HL,HL HL,HL				
01DA	29		ADD	HL,HL				
01DB	85		ADD	A,L				

01DC 01DD	6F 18 E2		LD	L,A GTAD1			
0100	10 62		JR	GIMUI			
01DF	CD 01BE	MEM:	CALL	GETAD			
01E2	CA 0086	HEH	JP	Z,ERR	; 'M' COMMAN	D	
01E5	EB CA						
01E6	CD 01BE		EX	DE, HL	FROM START		
01E9			CALL	GETAD	FROM END	ADDRESS	
	CA 0086		JP	Z,ERR			
D1EC	A7		AND	A			
01ED	ED 52		SBC	HL, DE			
01EF	DA 0086		JP	C,ERR	;DE>HL ER	ROR	
01F2	23		INC	HL			
01F3	44		LD	В,Н	BYTES = BC		
01F4	4 D		LD	C,L			
01F5	CD 01BE		CALL	GETAD	; TO ADDRESS		
01F8	CZ 0086		JP	NZ,ERR			
01FB	ES		PUSH	TIL COURS			
01FC	EB		EX	DE, HL	FROM(HL) TO	(DE) BYTES	S(BC)
01FD	F7		RST	30H	CALL COMP		
01FE	38 06		JR	C, MEM1			
0200	ED BO		LDIR				
0202	E1		POP	HL SHE			
0203	C3 0049		JP	MON			
		; .					
0206	09	MEM1:	ADD		; DE>HL		
0207	2B		DEC	HL			
0208	EB		EX	DE, HL			
0209	09		ADD	HL, BC			
020A	2B		DEC	HL			
020B	EB		EX	DE, HL			
020C	ED B8		LDDR				
020E	E1		POP	HL			
020F	C3 0049		JP	MON			
		: :					
0212	CD 012F	DMP:	CALL	SEIN	DUMP MEMORY		
0215	FE OD		CP	ODH	, com nemon		
0217	28 19		JR	Z, DMP2			
0219	FE 2C		CP ARA	1,1990			
021B	28 08		JR SS	Z, DMP1			
0210	21 0000		LD	HL, D			
0220	CD 01CE		CALL	GTAD3 Z,DMP2	START ADDRES	SS	
0223	28 DD		JR	Z,DMP2			
0225	EB	DMP1:	EX	DE, HL			
0226	CD D1BE		CALL	GETAD	END ADDRESS		
0229	CZ 0086		JP 08	NZ, ERR			
0220	F7		RST	30H			
0220	DA 0086		JP	C, ERR			
0230	18 05		JR	DMP3			
0232	EB	DMP2:	EX	DE, HL			
0233	21 003F		LD HOE	HL,3FH			
0236	19		ADD	HL , DE			
0237	EB	DMP3:	EX	DE, HL			
0238	CD 00BB	DMP4:	CALL	CRLF			
023B	CD DOCB		CALL	AOUT	ADDRESS OUT		
023E	CD 00C4		CALL	SPC			
0241	CD 00C4	DMP5:	CALL	SPC			
0244	CD 00C8		CALL	DOUT	DATA OUT		
0247	CD 00B4		CALL	BREAK	BREAK CHECK		
024A	DA 0049		JP	C, MON			
024D	23		INC	HL			
024E	EB		EX	DE,HL			
024F	F7		RST	30H			
0250	EB		EX	30H DE, HL			
0251	DA 0049		JP	CIMON	; HL > DE		
0254	70		LD	A,L			
0255	E6 OF		AND	OFH			
0257	20 E8		JR	NZ, DMP5			
0259	18 DD		JR	DMP4			
		i	X39OO				
025B	CD 012F	SETM:	CALL	SEIN	SET MEMORY		
025E	FE OD		CP	ODH			
0260	28 09		JR PR	Z,STM1			
0262	21 0000		LD	HL, DH			
0265	CD D1CE		CALL	GTAD3			
0268	C2 0086	CTM4 -	JP	NZ, ERR			
026B	CD OOBB	STM1:	CALL	CRLF			

026E	CD DOCB		CALL	AOUT	
0271	CD DDC4		CALL	SPC	
0274	CD 00C4	STM2:	CALL	SPC	
0277	CD DDC8	01112	CALL	DOUT	
027A	3E 2D		LD	A,'-'	
027C	CD 00E3		CALL		
027F	CD 012F			SOUT	
0282	FE OD		CALL	SEIN	
0284	CA 0049		CP	ODH	
0287	FE 08		JP	Z, MON	END
			CP	08H	
0289	28 2B		JR CP	Z,STM5	BACK SPACE ADDRESS DEC
0288	FE 20		CP	43.463	E300 C3 11E0
0280	20 05		JR	NZ,STM3	
028F	CD ODC4		CALL	SPC	SPACE NO CHANGE
0292	18 1A		JR	STM4	A 89 A 600
0294	CD D1AE	:EMTZ	CALL	CKHEX	
0297	DA 0086		JP	C,ERR	
029A	07		RLCA		
029B	07		RLCA		
0290	07		RLCA		
029D	07		RLCA		
029E	4F		LD	C,A	
029F	CD 012F		CALL	SEIN	
02A2	CD DIAE				
02A5	DA 0086		JP	CKHEX	
02A8	81			C, ERR	
02A9	77		ADD	A, C	
			LD	(HL),A	
02AA	BE		CP		WRITE CHECK
02AB	C2 0086		JP	NZ, ERR	
02AE	23	STM4:	INC	HLD30 ISSUE	ADDRESS INC.
02AF	70		LD	A,L	
0280	E6 07		AND	07H	
02B2	28 B7		JR III	Z,STM1	
02B4	18 BE		JR	STM2	
02B6	3E 2D	STM5:	LD	A, '-'	; ADDRESS DEC.
0288	CD DOE3		CALL	SOUT	TADORESS DEC.
DZBB	2B		DEC	HL	
02BC	18 AD		JR	STM1	
	SMITHOUT HOUSE HARD	. 12	THE SPECE	SINI KNOWN	
02BE	CD 01BE		CALL	GETAD	
02C1	CA 0086	, ILII.	LMLL	Z,ERR	FILL MEMORY WITH CONSTANT
	EB		51	Z / C K K	
0204	EB CD 01BE		EX	DE, HL	; DE = START ADDRESS
0205	CD 01BE		CALL	DE,HL GETAD	;DE = START ADDRESS
02C5 02C8	CD 01BE CA 0086		CALL JP	DE,HL GETAD Z,ERR	; DE = START ADDRESS
02C5 02C8 02C8	CD 01BE CA 0086 F7		EX CALL JP RST	DE,HL GETAD Z,ERR 30H	;DE = START ADDRESS
02C5 02C8 02CB 02CC	CD 01BE CA 0086 F7 DA 0086		EX CALL JP RST JP	DE,HL GETAD Z,ERR 30H C,ERR	;DE = START ADDRESS
02C5 02C8 02CB 02CC 02CC	CD 01BE CA 0086 F7 DA 0086 ES		CALL JP RST JP PUSH	DE, HL GETAD Z, ERR 30H C, ERR HL	;DE = START ADDRESS
02C5 02C8 02CB 02CC 02CF 02D0	CD 01BE CA 0086 F7 DA 0086 E5 CD 01BE		EX CALL JP RST JP PUSH CALL	DE, HL GETAD Z, ERR 30H C, ERR HL GETAD	;DE = START ADDRESS
02C5 02CB 02CB 02CC 02CF 02D0 02D3	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086		EX CALL JP RST JP PUSH CALL JP	DE, HL GETAD Z, ERR 30H C, ERR HL GETAD NZ, ERR	;DE = START ADDRESS
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D6	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086		EX CALL JP RST JP PUSH CALL JP LD	DE, HL GETAD Z, ERR 30H C, ERR HL GETAD NZ, ERR	; DE = START ADDRESS
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D6 02D7	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70		EX CALL JP RST JP PUSH CALL JP LD POP	DE, HL GETAD Z, ERR 30H C, ERR HL GETAD NZ, ERR	;DE = START ADDRESS
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D6 02D7	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 7D E1		EX CALL JP RST JP PUSH CALL JP LD	DE, HL GETAD Z, ERR 30H C, ERR HL GETAD NZ, ERR	;DE = START ADDRESS ;DE>HL ERROR ;HL = END ADDRESS
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D6 02D7 02D8 02D9	CD 018E CA 0086 F7 DA 0086 E5 C0 018E C2 0086 70 E1 77	FLM1:	EX CALL JP RST JP PUSH CALL JP LD POP LD	DE, HL GETAD Z, ERR 30H C, ERR HL GETAD NZ, ERR A, L	; DE = START ADDRESS
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D6 02D7 02D7 02D8 02D9	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 7D E1 77 F7	FLM1:	EX CALL JP RST JP PUSH CALL JP LD POP LD RST	DE,HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR HL HL (HL),A	;DE = START ADDRESS
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D6 02D7 02D8 02D9	CO 018E CA 0086 F7 DA 0086 E5 CO 018E C2 0086 70 E1 77 F7 CA 0049	FLM1:	EX CALL JP RST JP PUSH CALL JP LD POP LD RST JP	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H	;DE = START ADDRESS
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D6 02D7 02D7 02D8 02D9	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 7D E1 77 F7	FLM1:	EX CALL JP RST JP PUSH CALL JP LD POP LD RST JP	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL	;DE = START ADDRESS ;DE>HL . ERROR ;HL = END ADDRESS
02C5 02C8 02CB 02CC 02CC 02CF 02D0 02D3 02D6 02D7 02D8 02D9 02DA	CO 018E CA 0086 F7 DA 0086 E5 CO 018E C2 0086 70 E1 77 F7 CA 0049	FLM1:	EX CALL JP RST JP CALL JP LD POP LD RST JP DEC JR	DE, HL GETAD Z, ERR 3DH C, ERR HL GETAD NZ, ERR A, L HL (HL), A 3DH Z, MON HL	;DE = START ADDRESS ;DE>HL . ERROR ;HL = END ADDRESS
02C5 02C8 02CB 02CC 02CC 02CF 02D0 02D3 02D6 02D7 02D8 02D9 02DA	CO 018E CA 0086 F7 DA 0086 E5 CO 018E C2 0086 70 E1 77 F7 CA 0049	FLM1:	EX CALL JP RST JP PUSH CALL JP LD POP LD RST JP	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL	; DE = START ADDRESS ; DE>HL . ERROR ; HL = END ADDRESS
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D6 02D7 02D8 02D9 02DA 02D0 02DE	CO 018E CA 0086 F7 DA 0086 E5 CO 018E C2 0086 70 E1 77 F7 CA 0049	FLM1:	EX CALL JP RST JP PUSH CALL JP LD POP LD RST JP LD RST JP	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL FLM1	;DE = START ADDRESS ;DE>HL . ERROR ;HL = END ADDRESS
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D6 02D7 02D8 02D9 02D9 02DA	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 CA 0049	FLM1:	EX CALL JP RST JP CALL JP LD POP LD RST JP DEC JR	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL FLM1 DE, HL	;DE = START ADDRESS ;DE>HL . ERROR ;HL = END ADDRESS ;INPUT PORT ;CURRENT ADDRESS SAVE
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D4 02D7 02D8 02D9 02D9 02DE	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049	FLM1:	EX CALL JP RST JP PUSH CALL JP LD POP LD RST JP LD POP LD RST JP EX CALL	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL FLM1 DE, HL GETAD	; DE = START ADDRESS ; DE>HL . ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE
02C5 02C8 02CB 02CC 02CF 02D3 02D6 02D7 02D8 02D9 02D9 02DB	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8	FLM1:	EX CALL JP RST JP PUSH CALL JP LD POP LD RST JP DEC JR	DE, HL GETAD Z, ERR 30H C, ERR HL GETAD NZ, ERR A, L HL (HL), A 30H Z, MON HL FLM1 DE, HL GETAD NZ, INP1	; DE = START ADDRESS ; DE>HL . ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE
02C5 02C8 02CB 02CC 02CD 02D0 02D3 02D6 02D7 02D8 02D9 02DA 02DD 02DE	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8 E8 CD 01BE CZ 02EA CD 008B	FLM1:	EX CALL JP PUSH CALL JP LD POP LD RST JP DEC JR	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL FLM1 DE, HL GETAD NZ, INP1 CRLF	; DE = START ADDRESS ; DE>HL . ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D4 02D7 02D8 02D9 02D8	CO 018E CA 0086 F7 DA 0086 E5 CO 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8	FLM1:	EX CALL JP PUSH CALL JP LD POP LD RST JP DEC JR	DE, HL GETAD Z, ERR 3DH C, ERR HL GETAD NZ, ERR A, L HL (HL), A 30H Z, MON HL FLM1 DE, HL GETAD NZ, INP1 CRLF B, H	; DE = START ADDRESS ; DE>HL . ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE
02C5 02C8 02C8 02CC 02CF 02D0 02D3 02D6 02D7 02D8 02D9 02DA 02DD	CD 018E CA 0006 F7 DA 0086 E5 CD 018E C2 0006 70 E1 77 F7 CA 0049 B 18 F8	FLM1:	EX CALL JP RST JP PUSH CALL JP LD RST JP DEC JR EX CALL JP CALL LD LD LD	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H L T,MON HL FLM1 DE, HL GETAD NZ, INP1 CRLF B, H	; DE = START ADDRESS ; DE>HL . ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D4 02D7 02D8 02D9 02DD 02DE	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8 E8 CD 018E C2 02EA CD 008B 44 ED 78	FLM1:	EX CALL JP PUSH CALL JP LD CALL JP CALL JP LD	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL FLM1 DE, HL GETAD NZ,INP1 CRLF B,H C,L	; DE = START ADDRESS ; DE>HL . ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D6 02D7 02D9 02D9 02D0 02DE	CO 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8	FLM1:	EX CALL JP PUSH CALL JP POP LD RST JP DEC JR EX CALL JP CALL LD LD IN CALL LD LD IN CALL	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL FLM1 DE, HL GETAD NZ,INP1 CRLF B,H C,L A,(C) HXOUT	; DE = START ADDRESS ; DE>HL ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D4 02D7 02D8 02D9 02D8 02D9 02DE	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8 CD 018E C2 02EA CD 008B 44 DED 78 CD 000D E8	FLM1:	EX CALL JP RST JP PUSH CALL JP LD RST JP DEC JR EX CALL JP LD LD IN CALL LD LD IN CALL EX	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL FLM1 DE, HL GETAD NZ, INP1 CRLF B,H C,L A,(C) HXOUT DE, HL	; DE = START ADDRESS ; DE>HL . ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D6 02D7 02D9 02D9 02D0 02DE	CO 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8	FLM1:	EX CALL JP RST JP PUSH CALL JP LD RST JP DEC JR EX CALL JP LD LD IN CALL LD LD IN CALL EX	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL FLM1 DE, HL GETAD NZ,INP1 CRLF B,H C,L A,(C) HXOUT DE, HL	; DE = START ADDRESS ; DE>HL ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D4 02D7 02D8 02D9 02D8 02D9 02DE	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8 CD 018E C2 02EA CD 008B 44 DED 78 CD 000D E8	FLM1:	EX CALL JP PUSH CALL JP DEC JR EX CALL JP LD	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL FLM1 DE, HL GETAD NZ,INP1 CRLF B,H C,L A,(C) HXOUT DE, HL	; DE = START ADDRESS ; DE>HL ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D4 02D7 02DA 02DD 02DE 02E1 02E4 02E7 02EA 02EB 02EC 02EC 02EC	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8 EB CD 01BE C2 02EA CD 00BB 44 D CD 00BB C3 0049	FLM1: ;; INP: INP1:	EX CALL JP PUSH CALL JP DEC JR EX CALL JP LD	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL FLM1 DE, HL GETAD NZ,INP1 CRLF B,H C,L A,(C) HXOUT DE, HL	; DE = START ADDRESS ; DE>HL ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE
02C5 02C8 02CB 02CC 02CC 02D0 02D3 02D4 02D7 02D8 02D9 02DE 02D0 02DE	CO 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8 CO 018E C2 02EA CO 008B 44 40 ED 78 CO 0000 EB C3 0049 EB C3 0049 EB	FLM1:	EX CALL JP PUSH CALL JP LD RST JP DEC JR CALL JP LD	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL FLM1 DE, HL GETAD NZ,INP1 CRLF B,H C,L A,(C) HXOUT DE, HL MON	; DE = START ADDRESS ; DE>HL . ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE
02C5 02C8 02CB 02CC 02CC 02D0 02D3 02D4 02D7 02D8 02D9 02D8 02D9 02D8 02D8 02E1 02E4 02E7 02EA 02EB 02EB	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8 EB CD 01BE C2 02EA CD 00BB 44 D CD 00BB C3 0049	FLM1: ;; INP: INP1:	EX CALL JP PUSH CALL JP POP LD RST JP DEC JR EX CALL JP CALL LD LD IN CALL EX JP CALL EX JP	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H C,MON HL FLM1 DE,HL GETAD NZ,INP1 CRLF B,H C,L A,(C) HXOUT DE,HL MON DE,HL	; DE = START ADDRESS ; DE>HL ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE ; CURRENT ADDRESS RECOVER ; OUTPUT PORT ; ADDRESS SAVE
02C5 02C8 02CB 02CC 02CC 02D0 02D3 02D4 02D7 02D8 02D9 02DE 02D0 02DE	CO 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8 CO 018E C2 02EA CO 008B 44 40 ED 78 CO 0000 EB C3 0049 EB C3 0049 EB	FLM1: ;; INP: INP1:	EX CALL JP PUSH CALL JP DEC JR EX CALL LD LD IN CALL EX JP CALL EX JP EX CALL EX JP CALL EX JP CALL EX CALL EX JP EX CALL EX JP EX CALL EX JP EX CALL	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,H DE,HL GETAD NZ,INP1 CRLF B,H C,L A,(C) HXOUT DE,HL MON DE,HL GETAD	; DE = START ADDRESS ; DE>HL ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE ; CURRENT ADDRESS RECOVER ; OUTPUT PORT ; ADDRESS SAVE
02C5 02C8 02CB 02CC 02CC 02D0 02D3 02D4 02D7 02D8 02D9 02D8 02D9 02D8 02D8 02E1 02E4 02E7 02EA 02EB 02EB	CD 018E CA 0006 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 E8 CD 018E C2 02EA CD 008B 44 DED 78 CD 00DD E8 C3 0049 E8 C0 01BE	FLM1: ;; INP: INP1:	EX CALL JP CALL LD L	DE, HL GETAD Z,ERR 3DH C,ERR HL GETAD NZ,ERR A,L HL (HL),A 3DH Z,MON HL DE, HL GETAD NZ,INP1 CRLF B,H C,L A,(C) HXOUT DE, HL MON DE, HL GETAD T,ERR	; DE = START ADDRESS ; DE>HL . ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE ; OUTPUT PORT ; ADDRESS SAVE
02C5 02C8 02CB 02CC 02CF 02D0 02D3 02D6 02D7 02D8 02D9 02D0 02DE 02E1 02E4 02E7 02EA 02EB 02EC 02EC 02EC 02EC	CO 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8 EB CD 01BE C2 02EA CD 008B 44 40 ED 78 CD 0000 EB C3 0049 EB C3 0049 EB C3 0049	FLM1: ;; INP: INP1:	EX CALL JP PUSH CALL JP POP LD RST JP DEC JR EX CALL LD IN	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL FLM1 DE, HL GETAD NZ, INP1 CRLF B, H MON DE, HL GETAD Z,ERR B, H	; DE = START ADDRESS ; DE>HL ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE ; CURRENT ADDRESS RECOVER ; OUTPUT PORT ; ADDRESS SAVE
02C5 02C8 02C8 02CC 02CF 02D0 02D3 02D7 02D9 02D9 02D0 02DE 02E1 02E4 02E7 02EA 02EB 02EC 02F2 02F5 02F5	CD 018E CA 0086 F7 DA 0086 E5 CD 018E C2 0086 70 E1 77 F7 CA 0049 28 18 F8 E8 CD 018E C2 02EA CD 008B 44 40 DED 78 CD 000B E8 C3 0049 E8 C3 0049 E8 C3 0049	FLM1: ;; INP: INP1:	EX CALL JP CALL LD L	DE, HL GETAD Z,ERR 30H C,ERR HL GETAD NZ,ERR A,L HL (HL),A 30H Z,MON HL FLM1 DE, HL GETAD NZ,INP1 CRLF B,H C,L A,(C) HXOUT DE, HL MON DE, HL MON DE, HL MON DE, HL C, L C,	; DE = START ADDRESS ; DE>HL . ERROR ; HL = END ADDRESS ; INPUT PORT ; CURRENT ADDRESS SAVE ; OUTPUT PORT ; ADDRESS SAVE

0301	CZ	0086		JP	NZ, ERR			
0304	EC	69		OUT	(C),L			
0306	EB			EX	DE, HL		ADDRESS RECOVER	
0307	C3	0049		JP	MON		8398 93	
				1-1-5	0.3			
030A	E3		LINOUT:		(SP), HL		PRINT STRINGS	
030B	7E		L111001.	LD	(31)			
030C	23				A, (HL)			
				INC	HL 40			
0300	E3			EX	(SP),HL			
030E		FF		CP	OFFH		;FF END	
	C8	BACK SPACE A		RET	Z			
0311		D0E3		CALL	SOUT			
0314		F4		JR	LINOUT			
			;					
0316	EB		XMINR:		DE, HL		EXAMINE REG.	
0317	21	000C		LD	HL, OCH			
031A	39			ADD	HL, SP			
031B	CD	030A		CALL	LINOUT			
031E	00	DA		DEFB	ODH, DAH			
0320		50 43 20		DEFB	, bc ,			
0324		20 41 20		DEFB	' A '			
0328		20 20 42		DEFB	'F B'			
032C		43 20 20			L B			
0330				DEFB	, C .			
		20 45 20		DEFB	'DE'			
0334		48 20 4C		DEFB	' H L'			
0338		20 53 50		DEFB	' SP'			
033C		DA		DEFB	ODH, DAH			
033E	FF			DEFB	OFFH			
033F	06	06		LD	B,6			
0341	28		XMNR1:		HLEMI			
0342		DDC4	711 11 11 12	CALL	SPC			
0345		0008		CALL	DOUT			
0348	ZB			DEC				
0349		00C8		CALL	DOUT			
034C								
034E	EB	F3 .380 EEBROOM		DJNZ				
				EX	DE,HL			
034F	C3	0049		JP				
					MON			
			;					
0352		OFFF	; MSRCH:	LD	HL, OFFFH			
				LD LD	HL, OFFFH		RAM SERCH ROUTINE	
		OFFF HOOD YSOMEN LILES	MSRCH:	LD LD	HL,OFFFH		; RAM SERCH ROUTINE ; B-REG FIND FLAG	
0355	06 23	FELL MEMORY U00		LD LD	HL,OFFFH B,O HL		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358	06 23 7E		MSRCH:	LD LD INC LD	HL,OFFFH		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359	06 23 7E 2F	FELL MEMORY U00	MSRCH:	LD LD INC LD CPL	HL,OFFFH B,O HL A,(HL)		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359 035A	06 23 7E 2F 77	FELL MEMORY U00	MSRCH:	LD LD INC LD CPL LD	HL,OFFFH B,O HL A,(HL) (HL),A		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359 035A 035B	06 23 7E 2F 77 BE	OF ILL HEMORY GOOM	MSRCH:	LD LD INC LD CPL LD CP	HL,OFFFH B,O HL A,(HL) (HL),A (HL)		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359 035A 035B 035C	06 23 7E 2F 77 BE 20	FELL MEMORY U00	MSRCH:	LD LD INC LD CPL LD CP JR	HL,OFFFH B,O HL A,(HL) (HL),A		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359 035A 035B 035C	06 23 7E 2F 77 BE 20 2F	OF ILL HEMORY GOOM	MSRCH:	LD LD INC LD CPL LD CP JR CPL	HL, DFFFH B, 0 HL A, (HL) (HL), A (HL) NZ, SRCH2		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359 035A 035B 035C 035E 035F	06 23 7E 2F 77 8E 20 2F 77	OF ILL HEMORY GOOM	MSRCH: SRCH1:	LD INC LD CPL LD CP JR CPL LD	HL,OFFFH B,O HL A,(HL) (HL),A (HL)		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359 035A 035B 035C 035E 035F 0360	06 23 7E 2F 77 BE 20 2F	OF ILL HEMORY GOOM	MSRCH: SRCH1:	LD LD INC LD CPL LD CP JR	HL,OFFFH B,O HL A,(HL) (HL),A (HL) NZ,SRCH2		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359 035A 035B 035C 035E 035F	06 23 7E 2F 77 BE 20 2F 77 BE	OF ILL HEMORY GOOM	MSRCH: SRCH1:	LD LD INC LD CPL LD CP JR CPL LD CP LD CP	HL,OFFFH B,O HL A,(HL) (HL),A (HL) NZ,SRCH2 (HL),A (HL)		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359 035A 035B 035C 035E 035F 0360	06 23 7E 2F 77 8E 20 2F 77 8E 20	00	MSRCH: SRCH1:	LD LD INC LD CPL LD CP JR CPL LD CP JR	HL,OFFFH B,O HL A,(HL) (HL),A (HL) NZ,SRCH2 (HL),A (HL)		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359 0358 0358 035C 035E 035F 0360 0361	06 23 7E 2F 77 BE 20 2F 77 BE 20 78	OFORRS	MSRCH: SRCH1:	LD LD LD CPL LD	HL, DFFFH B, 0 HL A, (HL) (HL), A (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359 035A 035B 035C 035E 035F 0360 0361 0363	06 23 7E 2F 77 BE 20 2F 77 BE 20 78 A7	OFORES . JAKSON	MSRCH: SRCH1:	LD LD LD CPL CPL LD CPL LD CPL LD CPL	HL, OFFFH B, O HL A, (HL) (HL), A (HL), A (HL), A (HL), A (HL), A (HL)		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359 035A 035B 035C 035E 035F 0360 0361 0363	06 23 7E 2F 77 BE 20 2F 77 BE 20 78 A7	00	MSRCH: SRCH1:	LD LD LD CPL LC CP JR CP JR CP JR LD	HL, OFFFH B, 0 HL A, (HL) (HL), A (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359 035A 035B 035C 035E 0360 0361 0363 0364 0365	06 23 7E 2F 77 BE 20 2F 77 BE 20 78 A7 20 54	OFORES . JAKSON	MSRCH: SRCH1:	LD INC LD CPL LD CPL LD CP JR LD CP LD CP LD CP LD CP LD	HL, OFFFH B, O HL A, (HL) (HL), A (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B A, B A, B		;RAM SERCH ROUTINE ;B-REG FIND FLAG	2850 1078 1078 1075 1075 1075 1075 1075 1075 1075 1075
0355 0357 0358 0359 035A 035B 035C 035E 035F 0364 0363 0364 0364 0365	06 23 7E 2F 77 8E 20 2F 77 8E 20 78 A7 20 54	OF ORDER AND A SET OF ORDER OR	MSRCH: SRCH1:	LD LD LD LD CPL LD CP JR CPL LD CP LD CP LD CP LD	HL, OFFFH B, 0 HL A, (HL) (HL), A (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L		;RAM SERCH ROUTINE ;B-REG FIND FLAG	
0355 0357 0358 0359 0358 035C 035E 035C 0361 0361 0363 0364 0365 0367	06 23 7E 2F 77 8E 20 2F 77 8E 20 78 A7 20 54 50	00 90 90 11 11 11 11 11 11 11 11 11 11 11 11 11	MSRCH: SRCH1:	LD LD INC LD CPL LD CPL LD CP LD CPL LD CPL LD	HL, OFFFH B, 0 HL A, (HL) (HL), A (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L		;RAM SERCH ROUTINE ;B-REG FIND FLAG	2850 1078 1078 1075 1075 1075 1075 1075 1075 1075 1075
0355 0357 0358 0359 035A 035B 035C 035E 035F 0364 0363 0364 0364 0365	06 23 7E 2F 77 8E 20 2F 77 8E 20 78 A7 20 54 50	OF SECTION	MSRCH: SRCH1:	LD LD LD LD CPL LD CP JR CPL LD CP LD CP LD CP LD	HL, OFFFH B, 0 HL A, (HL) (HL), A (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L		;RAM SERCH ROUTINE ;B-REG FIND FLAG	0780 0264, 0264, 0266 0269 0266 0204 0204 0206 0208 0208
0355 0357 0358 0359 0358 0359 0358 0355 0355 0356 0356 0361 0364 0365 0367 0368 0369 0368	06 23 7E 2F 77 8E 20 2F 77 8E 20 78 A7 20 54 50 06 18	OF O	MSRCH: SRCH1:	LD LD LD LD CPL LD CPL LD JR CPL LD JR LD JR LD JR LD JR LD JR LD LD JR	HL, OFFFH B, 0 HL A, (HL) (HL), A (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L B, OFFH SRCH1	PLIN	;RAM SERCH ROUTINE ;B-REG FIND FLAG	0780 0264, 0264, 0266 0269 0266 0204 0204 0206 0208 0208
0355 0357 0358 0359 0358 0359 0358 0355 0356 0355 0360 0356 0365 0367 0368 0365 0367 0368 0369 0368 0368 0368 0368 0368 0368 0368 0368	06 23 7E 2F 77 8E 20 2F 77 8E 20 78 A7 20 54 50 06 18	OF SECTION	MSRCH: SRCH1:	LD LD LD LD CPL LD CPL LD JR CPL LD JR LD JR LD JR LD JR LD JR LD LD JR	HL, OFFFH B, 0 HL A, (HL) (HL), A (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L B, OFFH SRCH1	PLIN	;RAM SERCH ROUTINE ;B-REG FIND FLAG	3850 3850 3050 3050 3050 3050 3050 3050
0355 0357 0358 0359 0358 0359 0358 0355 0355 0356 0356 0361 0364 0365 0367 0368 0369 0368	06 23 7E 2F 77 8E 20 2F 77 8E 20 78 A7 20 54 50 06 18	OF O	MSRCH: SRCH1:	LD LD LD LD CPL LD CPL LD JR CPL LD JR LD JR LD JR LD JR LD JR LD LD JR	HL, OFFFH B, O HL A, (HL) (HL), A (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L B, OFFH SRCH1 A, B	PLIN	;RAM START ADDRESS -> (3650 3650 1376 2350 8350 3350 7350 7350 7350 7350 7350 7350 7
0355 0357 0358 0359 0358 0359 0358 0355 0356 0355 0360 0356 0365 0367 0368 0365 0367 0368 0369 0368 0368 0368 0368 0368 0368 0368 0368	06 23 7E 2F 777 8E 20 2F 777 8E 20 78 A7 20 54 50 06 18	OF O	MSRCH: SRCH1:	LD LD LD LD CPL LC CPL LC CPL LD	HL, OFFFH B, 0 HL A, (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L B, OFFH SRCH1 A, B	FLRIF	;RAM SERCH ROUTINE ;B-REG FIND FLAG	2850 2854 2056 2056 2056 2050 2050 2050 2050 2050
0355 0357 0358 0357 0358 0359 0355 0355 0355 0355 0356 0363 0364 0365 0367 0368 0369 0368 0369 0368 0366	06 23 7E 2F 777 8E 20 2F 777 8E 20 78 A7 20 54 50 06 18	OF ORDER LITTER OF ORDER LITTER OF ORDER LITTER OA OA PROPER LITTER OA OA PROPER LITTER OA OA OA OA OA OA OA OA OA O	MSRCH: SRCH1:	LD LDC LDC CPL LD CPC JR CPL LD CP JR LD JR LD JR	HL, OFFFH B, 0 HL A, (HL) (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L B, OFFH SRCH1 A, B A	FLRIF	;RAM START ADDRESS -> [3650 2650 2750
03559 0357 0359 0359 0358 035C 035C 035C 035C 0361 0364 0364 0365 0367 0368 0369 0368 0369 0368	06 23 7E 2F 777 8E 20 2F 778 8E 20 78 47 20 54 50 06 18	OF ORDER LITTER OF ORDER LITTER OF ORDER LITTER OA OA PROPER LITTER OA OA PROPER LITTER OA OA OA OA OA OA OA OA OA O	MSRCH: SRCH1:	LD LD LD CPL LD CPL LD CP LD CP LD CP LD LD LD AND LD LD LD AND JR LD	HL, OFFFH B, O HL A, (HL) NZ, SRCH2 (HL), A (HL), A (HL), A NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L B, OFFH SRCH1 A, B A, A, B	VENTA .	;RAM START ADDRESS -> (2610 2610 2610 2610 2610 2610 2610 2610
0355 0357 0358 0359 0358 0355 0355 0356 0355 0356 0356 0356 0363 0364 0365 0367 0368 0367 0368 0367 0368 0367 0372 0368	06 23 7E 2F 777 BE 20 2F 777 BE 20 54 50 06 18 78 A7 20 76 47 20 47 47 47 47 47 47 47 47 47 47 47 47 47	OF ORDER LITTER OF ORDER LITTER OF ORDER LITTER OA OA PROPER LITTER OA OA PROPER LITTER OA OA OA OA OA OA OA OA OA O	MSRCH: SRCH1:	LD LD LD LD CPL LC CP JR CPL LD CP JR LD LD LD LD LD LD AND JR LD	HL, OFFFH B, 0 HL A, (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 B, OFFH SRCH1 A, B A NZ, SRCH3 A, B	VENTA .	;RAM SERCH ROUTINE ;B-REG FIND FLAG ;RAM START ADDRESS -> [;FIND FLAG ON]	2650 2650 2350 2350 2350 2350 2050 2050 2050 20
0355 0357 0358 0359 0358 0359 0358 0355 0356 0355 0360 0356 0367 0368 0367 0368 0367 0368 0367 0368 0367 0368 0367 0368 0367 0368 0367 0368 0367 0368 0367 0368 0367 0368 0367 0373 0373	06 233 7E 2F 777 8E 20 2F 778 8E 20 78 A7 20 54 18 47 20 76 A7 20 76 A7 20 A7 20 A7 20 A7 A7 A7 A7 A7 A7 A7 A7 A7 A7 A7 A7 A7	OF SOME THAT IS NOT THE TOTAL THAT IS NOT THE THAT IS NOT THE TOTAL THE THAT IS NOT THE TOTAL THAT IS NOT THE TOTAL THE TOTAL THE THAT IS NOT THE TOTAL THE THAT THE TOTAL THE THE TOTAL THE TOTAL THE	MSRCH: SRCH1:	LD LD LD LD CPL LD CP JR CPL LD CP JR LD	HL, OFFFH B, O HL A, (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L B, OFFH SRCH1 A, B A NZ, SRCH1	1981	;RAM START ADDRESS -> [;FIND FLAG ON START ADDRESS -> [;FIND F	0200 0210 0210 0210 0210 0210 0210 0210
0355 0357 0358 0359 0358 0355 0355 0356 0356 0356 0367 0368 0367 0368 0367 0368 0367 0368 0367 0368 0367 0373 0373 0373	06 233 7E 2F 777 8E 20 2F 778 8E 20 78 47 20 54 55 18 47 20 7C A5 20 7C 20 20 20 20 20 20 20 20 20 20 20 20 20	OF SOME THAT IS NOT THE TOTAL THAT IS NOT THE THAT IS NOT THE TOTAL THE THAT IS NOT THE TOTAL THAT IS NOT THE TOTAL THE TOTAL THE THAT IS NOT THE TOTAL THE THAT THE TOTAL THE THE TOTAL THE TOTAL THE	MSRCH: SRCH1:	LD LDC LDC CPL LCP JR LCP	HL, OFFFH B, 0 HL A, (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L B, OFFH SRCH1 A, B A, B A, B, C, SRCH1 A, B A, B, C, SRCH1 A, B, C, SRCH1 A, B, C, SRCH3 A, C, SRCH3 A, C, SRCH3 A, C, SRCH1	1981	;RAM SERCH ROUTINE ;B-REG FIND FLAG ;RAM START ADDRESS -> (;FIND FLAG ON	2670 2670 2670 2670 2670 2670 2670 2670
0355 0357 0358 0359 0358 0359 0358 0355 0356 0356 0356 0361 0363 0364 0365 0367 0368 0367 0368 0367 0373 0374 0373 0374 0376	06 23 7E 27 77 8E 20 27 8E 20 78 8A 77 20 54 50 06 18 76 A5 30 27 A5 30 27 A5 47 47 47 47 47 47 47 47 47 47 47 47 47	OF SOCIAL MATERIAL SOCIAL STATE OF SOCIAL PARTY OF SOCIAL PART	MSRCH: SRCH1:	LD LD LD LD CPL LD CP JR CPL LD CP JR LD LD LD LD LD LD AND JR LD	HL, OFFFH B, 0 HL A, (HL), A (HL), A (HL), NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L B, OFFH SRCH1 A, B A NZ, SRCH1 A, B A NZ, SRCH1	1981	;RAM SERCH ROUTINE ;B-REG FIND FLAG	3650 3650 1788 6756 6756 6756 6757 7765 6757 7765 6757 7765
03557 0357 0358 0359 0358 0358 035C 035E 035F 0364 0364 0365 0364 0365 0367 0368 0367 0368 0367 0368 0367 0368 0367	0623 7EE 2F 777 BE 200 2F 777 BE 200 78 A7 200 54 A7 200 76 A5 3C 20 76	OF SOME THAT IS NOT THE TOTAL THAT IS NOT THE THAT IS NOT THE TOTAL THE THAT IS NOT THE TOTAL THAT IS NOT THE TOTAL THE TOTAL THE THAT IS NOT THE TOTAL THE THAT THE TOTAL THE THE TOTAL THE TOTAL THE	MSRCH: SRCH1:	LD LD LD LD CPL LC CP JR LD LD LD JR LD LD JR LD LD LD LD LD JR LD	HL, OFFFH B, O HL A, (HL) NZ, SRCH2 (HL), A (HL), A (HL), A NZ, SRCH2 A, B A NZ, SRCH1 B, OFFH SRCH1 A, B A, B A, B A, B A, B, C B, C B, C B, C B, C B, C B, C B,	1981	;RAM SERCH ROUTINE ;B-REG FIND FLAG	2670 2670 2670 2670 2670 2670 2670 2670
03557 0357 0358 0359 0358 0355 0355 0355 0356 0361 0363 0364 0363 0369 0368 0369 0368 0367 0368 0371 0372	0623 7E27778E20768E200788A7205445006418	OF SESSION ON SESSION	MSRCH: SRCH1:	LD LD LD CPL LD CPP JR LD LD LD LD LD LD LD JR LD	HL, OFFFH B, 0 HL A, (HL), A (HL), A (HL), NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L B, OFFH SRCH1 A, B A NZ, SRCH1 A, B A NZ, SRCH1	1981	;RAM SERCH ROUTINE ;B-REG FIND FLAG	3650 3650 1788 6756 6756 6756 6757 7765 6757 7765 6757 7765
03557 0357 0358 0359 0358 0355 0355 0355 0356 0356 0361 0363 0364 0367 0368 0369 0369 0367 0368 0367 0367 0367 0371 0372	0623 7E27778E20768E200788A7205445006418	00	SRCH1: SRCH1: SRCHZ:	LD L	HL, OFFFH B, O HL A, (HL) NZ, SRCH2 (HL), A (HL), A (HL), A NZ, SRCH2 A, B A NZ, SRCH1 B, OFFH SRCH1 A, B A, B A, B A, B A, B, C B, C B, C B, C B, C B, C B, C B,	1981	;RAM SERCH ROUTINE ;B-REG FIND FLAG	2670 2670 2670 2670 2670 2670 2670 2670
03557 0357 0358 0359 0358 0355 0355 0355 0356 0361 0363 0364 0363 0369 0368 0369 0368 0367 0368 0371 0372	06 23 7E 2F 77 8E 20 2F 77 8E 20 78 A7 20 61 8 47 20 76 A7 50 06 45 77 76 77 76 77 76 77 77 77 77 77 77 77	OF SEARCH DISTRICT OF SEARCH DIS	SRCH1: SRCH1: SRCH2:	LD L	HL, OFFFH B, 0 HL A, (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L B, OFFH SRCH1 A, B A NZ, SRCH1 LA NZ, SRCH1	1981	;RAM SERCH ROUTINE ;B-REG FIND FLAG	2670 2670 2670 2670 2670 2670 2670 2670
03557 03557 03557 0359 0359 0358 0355 0355 0356 0361 0363 0364 0363 0364 0365 0367 0368 0369 0368 0369 0368 0367 0371 0373	06 23 7E 2F 77 8E 20 2F 77 8E 20 78 A7 20 61 8 47 20 76 A7 50 06 45 77 76 77 76 77 76 77 77 77 77 77 77 77	OF SEARCH DISTRICT OF SEARCH DIS	SRCH1: SRCH1: SRCH2:	LD LD LD LD CPL LC CP JR LD	HL, OFFFH B, 0 HL A, (HL) A, (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 B, OFFH SRCH1 A, B A NZ, SRCH3 A, H L A NZ, SRCH3 C A, B C SP, HL LINOUT ODH, OAH	1901	;RAM SERCH ROUTINE ;B-REG FIND FLAG	3670 3670 3670 3750
0355 7 0357 0358 0359 0358 0355 0355 0355 0355 0355 0356 0356 0356	0623 7EE 2F 777 BE 20 2F 777 BE 20 78 A7 20 06 18 A7 20 76 A5 20 76 F9 CD 05 52	00 90 90 91 11 1 1 1 1 1 1 1 1 1 1 1 1 1	SRCH1: SRCH1: SRCH2:	LD LD CPL LD	HL, OFFFH B, 0 HL A, (HL), A (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L B, OFFH SRCH1 A, B A NZ, SRCH3 A, B A NZ, SRCH1 SRCH1 C, L B, OFFH SRCH1 A, B A NZ, SRCH3 A, B A NZ, SRCH3 B,	1981	;RAM SERCH ROUTINE ;B-REG FIND FLAG	9670 9670 9670 9670 9670 9670 9670 9670
03557 03557 03557 03559 03559 03556 03556 03556 03561 0364 0365 0364 0365 0367 0368 0369 0369 0369 0369 0371 0372 0373 0374 0376	06 233 7EF 2777 8E 20 2777 8E 20 278 8A7 20 544 5D 06 18 47 20 76 45 3C 76 76 76 76 76 76 76 76 76 76 76 76 76	00 90 90 91 11 1 1 1 1 1 1 1 1 1 1 1 1 1	SRCH1: SRCH1: SRCH2:	LD LD LD LD LD CP LD LC CP JR LD	HL, OFFFH B, 0 HL A, (HL) NZ, SRCH2 (HL), A (HL), A (HL), A NZ, SRCH2 A, B A NZ, SRCH1 B, OFFH SRCH1 A, B A, NZ, SRCH1 C, L B, OFFH SRCH1 A, B A, NZ, SRCH1 C, L B, OFFH SRCH1 A, B A, NZ, SRCH1 C, SRCH1 A, SRCH1 C, SRCH1	1901	;RAM SERCH ROUTINE ;B-REG FIND FLAG	3670 3670 3670 3670 3670 3670 3670 3670
03557 0357 0358 0359 0358 0355 0355 0355 0356 0361 0363 0363 0364 0365 0367 0368 0369 0368 0367 0377 0378 0377 0378	06 233 72 2F 777 8E 20 2F 20 78 47 20 54 41 8 76 47 70 45 40 70 40 50 50 50 50 50 50 50 50 50 50 50 50 50	00 90 90 91 11 1 1 1 1 1 1 1 1 1 1 1 1 1	SRCH1: SRCH1: SRCH2:	LD LD CPL LD	HL, OFFFH B, 0 HL A, (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH1 D, H E, L B, OFFH SRCH1 A, B NZ, SRCH1 A, B A NZ, SRCH1 SP, HL L I NOUT DH, CARA 'AREA' 'AREA'	1901	;RAM SERCH ROUTINE ;B-REG FIND FLAG ;RAM START ADDRESS -> [;FIND FLAG ON ;HL=FFFFH ? ;NO RAMS ;STACK POINTER SET	3650 3650
03557 0357 0358 0359 0358 0355 0355 0355 0356 0356 0361 0363 0364 0367 0368 0369 0369 0369 0367 0372 0373 0374 0377 0378 0378 0378 0378 0378 0378 0381	0623372F2F7777BE20778B2078B2078B2078B2078B2076B2076B2076B2076B2076B2076B2076B2076	00 90 90 91 11 1 1 1 1 1 1 1 1 1 1 1 1 1	SRCH1: SRCH1: SRCH2:	LD CLD CPL LD	HL, OFFFH B, 0 HL A, (HL), A (HL), A (HL) NZ, SRCH2 A, B A NZ, SRCH1 D, H E, L B, OFFH SRCH1 A, B A NZ, SRCH1 L A, B A NZ, SRCH1 C, C B, OFFH SRCH1 A, B A NZ,	1901	;RAM SERCH ROUTINE ;B-REG FIND FLAG	3650 3650 3650 3650 3650 3650 3650 3650
03557 0357 0358 0359 0358 0355 0355 0355 0356 0361 0363 0363 0364 0365 0367 0368 0369 0368 0367 0377 0378 0377 0378	06 233 72 2F 777 8E 20 2F 20 78 47 20 54 41 8 76 47 70 45 40 70 40 50 50 50 50 50 50 50 50 50 50 50 50 50	00 90 90 91 11 1 1 1 1 1 1 1 1 1 1 1 1 1	SRCH1: SRCH1: SRCH2:	LD LD CPL LD	HL, OFFFH B, 0 HL A, (HL) NZ, SRCH2 (HL), A (HL) NZ, SRCH1 D, H E, L B, OFFH SRCH1 A, B NZ, SRCH1 A, B A NZ, SRCH1 SP, HL L I NOUT DH, CARA 'AREA' 'AREA'	1901	;RAM SERCH ROUTINE ;B-REG FIND FLAG ;RAM START ADDRESS -> [;FIND FLAG ON ;HL=FFFFH ? ;NO RAMS ;STACK POINTER SET	3650 3650

038B 038E 0391	CO 00CB CD 030A 20 2E 2E 20		CALL CALL DEFB	AOUT L1NOUT	; RAM	START ADDRESS
0395 0396 0397	FF EB 2B		DEFB EX DEC	OFFH DE,HL HL	: PAM	END ADDRESS
0398 0398 039E	CD DOCB CD DOBB E1		CALL CALL POP	AOUT CRLF HL	7 12 11	END ADDRESS
039F 03A2 03A5 03A7	11 0800 3A 0FFF FE 55 20 03	CKSAM:	LD CP JR	DE,800H A,(OFFFH) 55H		
03A9 03AC 03AF	11 1000 21 0000 AF	CKSM1:	LD LD XOR	NZ,CKSM1 DE,1000H HL,0 A		
03B0 03B1 03B2 03B3	86 23 F7 20 FB	CKSM2:	ADD INC RST	A, (HL) HL 30H		
03B5 03B6 03B8	A7 28 19 CD 030A		JR AND JR CALL	NZ,CKSM2 A Z,CKSM3 LINOUT		
03BB 03BF 03C3 03C7	52 4F 4D 20 43 48 45 43 4B 53 41 4D 20 45 52 52		DEFB DEFB DEFB	'ROM ' 'CHEC' 'KSAM'		
03CB 03CE	45 52 52 4F 52 21 DD DA FF	,	DEFB DEFB	' ERR' 'OR!' ODH,OAH,OFFH		
03D1 03D2 03D4 03D7	7A FE 10 CA 0800	CKSM3:	LD CP JP	A,D 10H Z,800H		
0307	.,		RST END	38H		

Macros:

Symbols	1				
DOCB	AOUT	00B4	BREAK	0183	BSET
018B	BSET1	DIAE	CKHEX	01BC	CKHX1
039F	CKSAM	D3AC	CK5M1	03B0	CKSM2
0301	CKSM3	011F	CNST1	0030	COMP
019E	CONST	00BB	CRLF	0190	DELAY
0192	DELAY1	0195	DELAY2	0196	DELAY3
0212	DMP	0225	DMP1	0232	DMP2
0237	DMP3	0238	DMP4	0241	DMP5
0008	DOUT	0000	ENTRY	0086	ERR
02BE	FILM	0208	FLM1	01BE	GETAD
01C1	GTAD1	01C7	GTAD2	01CE	GTAD3
0107	GTAD4	0057	GUSR	0009	HOUT1
00E1	HOUT2	0000	HXOUT	02E0	INP
OZEA	INP1	030A	LINOUT	01DF	MEM
0206	MEM1	0049	MON	008F	MON1
0352	MSRCH	0066	NMI	006E	NMI1
02F5	OUTP	0000	PIO	0038	RST38
0072	RTN	012F	SEIN	013A	SE IN1
015D	SE I N2	016E	SEIN3	0170	SEIN4
0177	SE1N5	025B	SETM	00E3	SOUT
00E9	SOUT1	0108	SOUT2	0116	SOUT3
00C4	SPC	0357	SRCH1	0360	SRCH2
0377	SRCH3	026B	STM1	0274	STMZ
0294	STM3	OZAE	STM4	02B6	STM5
0316	XMINR	0341	XMNR1		

h			
186331			

1 0 44 - 100

参考文献

- (1) 猪飼國夫:インターフェース回路の設計,1980, CQ出版社
- (2) 野崎 真:インターフェース設計入門, 1983, ナツメ社
- (3) Zilog: Microcomputer Components Data Book, 1981
- (4) Intel: Component Data Catalog, 1982
- (5) T.I.: The Bipolar Integrated Circuits Data Book, 1981, part 1, part 2
- (6) Analog Devices: Data-Acquisition Databook, 1982
- (7) Intersil: Data Book, 1982
- (8) N.S.: Linear Databook, 1982
- (9) RCA: COS/MOS Integrated Circuits, 1980
- (10) N.S.: CMOS Databook, 1981
- (11) 日立: HD46505S ユーザーズ マニュアル
- (12) 日立: HD44780 ユーザーズ マニュアル
- (13) Motorola: CMOS Data, 1981
- (14) Siliconix: Analog Switch & IC Product Data Book, 1982
- (15) 松下電工:ナショナル電子回路用リレー, 1983
- (16) Intel: iAPX 88 Book, 1981

4 . 4

セストロニクス型インターフェース:140

9 1 - p . 4 f - b . 1 p - - - 118,120

ディチョ ア部動 …… 101, 118, 123, 125

タイナ: ・ク・スキャン…51.68,70.174

多様化

277, 137, 133

直流サーボ・モーターーー 183

iGI

atabook, 1982

ログ出力・スキッキ

ナログ・ディジタル変換器

tta Book, 1982

| 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 149 | 14

関格ナドレンング 102 まー、スイッチ 63

17 カーコインに 27 カイエ 単本工

[サ 27]

14 x 1 - 1 - 24 - + - 59 170, 374

索 引

【ア 行】	サンプル・アンド・ホールド回路86
アイソレーション71	シーケンサ・・・・・・189
アクイジション時間86	シーケンス・コントローラ…167,170,178
アクセス時間31,32,35,52	時分割101
アドレサブル(ビット指定可能)・ラッチ	時分割(多重化)バス42,138,139,143
105,106,113	終端117,142
	シングルチップ・コンピュータ
アドレス・ラッチ143	10, 20, 35, 142, 167, 186
アナログ・グラウンド89,137	スイッチ166,170
アナログ出力166	スタティック駆動120,124
アナログ・スイッチ	ステッピング・モータ99,113,115
	ストローブ76
アナログ-ディジタル変換器47	ストローブ信号77,78
アナログ入力166	スライド・スイッチ94
映像信号154	すり合わせ接点62,94
液晶97,166	スリーステート43,52,53,58
液晶表示器118,124	正帰還······82
エンコード(符号化)51,61,66,174	絶縁······71
オープン・コレクタ	接点47,118
44,52,74,91,118,166,178	セットアップ時間56,112,116
押しボタン・スイッチ61,170,174	セマフォ・ビット188
折返し歪85	センサ・・・・・・・・・・・・・・・・・・・・・・・・48,83
音声合成149	セントロニクス型79,81,113,116
音声認識149	セントロニクス型インターフェース・140
【カー行】	セントロニクス型ハンドシェイク… 115
間接アドレシング102	ソリッド・ステート・リレー…118,120
キー・スイッチ63	【夕行,ナ行】
グリッチ100,108	ダイナミック駆動101,118,123,125
工業用TVカメラ158	ダイナミック・スキャン…51,68,70,174
コントロール・バス41	多重化143
コンパレータ48,61,74,81,82	チャタリング
[サ 行]	17,61,62,71,127,133
サージ電圧127	直接メモリ・アクセス149
サイクル・スチール151	直流サーボ・モータ183
サム・ホィール・スイッチ69,170,174	直列通信回線151

つき合わせ接点62,94	ハンドシェイク
ディジタル-アナログ変換器97	76,113,115,140,178
ディジタル・グラウンド89,137	ヒステリシス60,65,82
ディジタル・スイッチ69,170,174	ビデオ RAM154
データ・ストローブ信号97	フォト・カプラ ・・メニュリャーロ
データ・セットアップ時間	71,120,123,138,178,189
31,32,34,104,105	複数 CPU システム161
データ・バス41	符号化51,61,67
データ・ホールド時間…34,35,104,136	ブラウン管10
デバッグ19,191,194	フリップフロップ79
デュアル・ポート RAM ······187	プリンタ116,140
テン・キュー・・・・・・・・・・・・・・・・・・・・・・66	プルアップ117
電球118	プルアップ抵抗72,112,113
電磁カウンタ113	フル・キー68
電流ループ74,152	フル・キーボード51
トグル・スイッチ62,94,170,174	フル・デコード52,91,179
トランスジューサ48,83	プログラマブル・カウンタ99,114
トランスパレント・ラッチ35,38	プロセス制御用167
トランスパレント(透過型)・ラッチ	プロッタ116,140
103, 105, 106, 138	分散処理151,161,183
トランスファ接点65	並列処理151
ドループ率86	ポーリング49,50,76,78
ノートン・アンプ74	ホールド時間112,116
【ハ 行】	ポテンショメータ83,84,182
パーソナル・コンピュータ	ボリューム83
10,70,143,161	【マ 行】
バス・サイクル	マイクロ・スイッチ62,63,64,94
24,30,31,33,56,176	マシン・サイクル22
バス・スレーブ24,42,54,103	マルチプレクサ59,60,72
バス・マスタ42,43	モニタ・テレビ154
バス・バッファ26	モニタ・プログラム192,194
発光ダイオード97,118,120	【ラ 行】
パルス・エンコーダ185,188	リード・リレー129,134
パルス幅変調波184	リニア・デコード91,93
パルス・モータ99	リミット・スイッチ61,63,184,189
パワーMOS FET119	1) V61,71,105,108,118,
パワー・リレー131	120, 128, 136, 166, 189
	,, 200, 200, 200

リレー効率127	D-A 変換146
レベル検出81	D-A 変換器97,100,110,134
ローカル・エリア・ネットワーク	DMA ·····50, 85, 100, 132, 151, 161
149,151	DPDT94
ロータリ・スイッチ	Ethernet
51,67,69,94,170,174	FIFO49,78,163,187
181 ···································	GPIB47,79,142,149
有極リレー129	IEEE-488 ······ 47,142,149
優先順位51,67	ITV カメラ166
誘導性負荷 127	LAN149,151
011 011 (ワー行) イングマングマングマングマングマングマングマングラング	LCD118,124
ワイヤード OR・・・・・・・・・・・・44	LED72,97,118,123,166,182
割込み49,50,178	MBB95
【欧文】	MOTEL144,145
A-D コンバータ47	PLL161
A-D 変換器48,61,81,85,87	PWM184
BBM95	R-2R ラダー・・・・・146
CRT10,154	RS-232C·····12,47,74,138,149,170
CRT コントローラ154,158,161	SPST94
CRTC154, 155	SSR118,120
Dフリップフロップ······	VRAM154
87,87,08,80,25,32,101,104,110,136,138	7.12~ 7.112~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
	17-1-27-27-21-2
[₩ €]	

恶和苦恼

7 10 2 24

A nicido at the control of the control

1989年 東京工業大学工学部平立

同が全党主義大学大学語主党主党領域

20年子出出了於劉泰等體 集積減

第二章子推荐办监招,知识公司事

実用インターフェース設計法

1988年3月20日 初级条件

3881 HPURL \$85

第 年 群 律 明 仁

表示報要島区単独1-14-2 (〒170) 開新 03 (967) 6311 (代) 報替東京0-10665

(定属ほカバーに表示してあります)

京立弘 支援·周由/商支援 資主·引用

乱工, 落了本はお取り替えします

著者略歷

かぜっ あきひろ

1954年 福岡県で生まれる

1977年 東京工業大学工学部卒業

1979年 東京工業大学大学院にて修士号を取得

1982年 同大学院博士課程を中退

現 在 電子機器の設計・開発に従事

実用インターフェース設計法

1985年 3 月30日 初 版 発 行 1989年 8 月 1 日 第 7 版発行


©畔津明仁 1985

着 者 畔 津 明 仁 発 行 人 神 戸 一 夫 発 行 所 CQ出版株式会社 東京都豊島区巣鴨1-14-2 (〒170)電話 03 (947) 6311 (代) 振替東京0-10665


(定価はカバーに表示してあります)


乱丁, 落丁本はお取り替えします

制作・写植 都写植/印刷・製本 啓文堂













付図2 フォト・カプラで絶縁された入出力インターフェース・ボード



付図3 操作箱用インターフェース・ボード







CQ出版社 定価1,440円(本体1,398円) ISBN4-7898-3200-7 C3055 P1440E